$$\Rightarrow K_{L/2}(V_{DD}-V_{out}-V_{tL})^2$$

$$= K_0\left[(V_{in}-V_{t0})V_{out}-V_{out}^2/2\right] \quad ①$$

$$\frac{dV_{out}}{dV_{in}} = -1$$

$$\longrightarrow \quad ② \Rightarrow 4 = 2 \Rightarrow V_{in} = V_{IH}$$

(حالت اول) NMOS با بار فعال بررسی کنید



$V_{GSO} = V_{in}$

$V_{DSO} = V_{out}$

$V_{GSD} = 0$

$V_{DSD} = V_{DD} - V_{out}$

Q_D : $V_{tD} < 0$

$V_{GSD} = 0 > V_{tL}$ ② V_{tD}?

به این ترتیب ولتاژ را به ترتیب برای ورودی ها . تا جایی که شبیه نویز.

η_0 مقادیر کم ضعیف ← high

ورودی high ← low

مقادیر کم زیاد می شود.

η_D : G,S ← هم متصل ← $V_{GSD} = 0$

است

چون η_D کم وضعیت ثابت ندارد این ترانزیستور است.

= عبور کامل

η_D: $V_{TD} < 0$ $V_{GSD} = 0 > V_{TD}$

قرار ورودی

V_{DSD} $V_{GSD} - V_{TD}$

$V_{DD} - V_{out}$ $0 - V_{TD}$

عدد ثابت مثبت

اندازه ولتاژ آستانه

V_{out} چه مقداری پیدا می کند؟ باید بررسی کنیم

V_{OH} تا ابتدا را بررسی کنیم.

V_{SD}

$V_{DD} - V_{out}$ | $V_{in} = 0$

$V_{DD} - V_{DD}$ | $V_{out} \to V_{DD}$

عدد ثابت مثبت > 0

$V_{GSD} - V_{TD} > V_{DSD}$ خطی

V_{IL}) $v_{in} > v_+$
$v_{out} \rightarrow v_{DD}$ ↓

v_{OH} : ثابت

$v_{GSD} - v_{TD}$ v_{DSD}
$v_{DD} - v_{out}$
$v_{DD} - v_{DD}$

v_M نقطه‌ای که در آن $v_{in} = v_{out}$ باشد.

$v_{in} = v_{out} = v_m$

$v_{GSD} - v_{TD}$. v_{DSD}
$v_M - v_{TD}$ < $v_{DD} - v_{out}$
$v_{DD} - v_m$

مقاومت در ناحیه اشباع است.



v_m همواره از v_+ بیشتر است

v_{OL} ضدی سیگ

v_{DSD} $v_{GSD} - v_{tD}$

$v_{DD} - o$ > عددیت

انتخاب

$v_{in} \rightarrow v_{DD}$

$v_{out} \rightarrow o$

v_{IH} $v_{in} \rightarrow v_{DD}$

$v_{out} \rightarrow o \uparrow$

$v_{DD} - o \uparrow$ > عددیت انتخاب

مجهولی	η_o	η_D
v_{OH}	قطع	خطی
v_{IL}	sat	قطع
v_M	sat	sat
v_{IH}	خطی	sat
v_{OL}	خطی	sat

مثال: مقادیر نقاط بحرانی را بدست آورید.

$V_{tD} = -2V$

$V_{tO} = 1V$, $V_{DD} = 5$ ولت , $K' = 20\ \mu A/V^2$

$(W/L)_D = 10\ \mu m / 40\ \mu m$, $(W/L)_O = 10\ \mu m / 10\ \mu m$

V_{OH} $I_{DSO} = 0 \Rightarrow I_{DSD} = 0$

$I_{DSD} = K[(V_{GSD} - V_{tD})V_{DSD} - V_{DSD}^2/2]$

$\Rightarrow V_{DSD} = 0$

$\Rightarrow V_{DSD} = V_{DD} - V_{out} = 0 \Rightarrow V_{OH} = V_{out} = V_{DD}$ ولت 5

V_{OL} $I_{DSO} = K_O[(V_{GSO} - V_{tO})V_{DSO} - V_{DSO}^2/2]$

$I_{DSL} = K_L/2(V_{GSL} - V_{tL})^2$

$\Rightarrow$ برای اینکه جریان مدار ثابت باشد طول بار فعال را تغییر دهیم تا K ثابت شود.

$20 \times 10^{-6} \times 10/10\ [(5-1)V_{out} - V_{out}^2/2]$

$V_{in} = high = V_{OH} = 5$ ولت

$\Rightarrow 20 \times 10^{-6}/2 \times 10/10 . (0-(-2))^2 = V_{out} = V_{OL}$

V_M $K_{0/2}(v_{GSO}-v_{TO})^2 = I_{DSO}$

$I_{DSD} = K_{D/2}(v_{GSD}-v_{TD})^2$

$\Rightarrow v_{in} = v_{out} = v_m$

$20\times10^{-6}/2 \times 10/10(v_m-1)^2 = \frac{20\times10^{-6}}{2}\times\frac{10}{40}(0-(-2))^2$

$\Rightarrow v_m <$ ۲ ۵۵ / ۰ ۵۵۴ ← ولتاژ بایاس آستانه

V_{TH} $I_{DSO} = K_0[(v_{GSO}-v_{TO})v_{DSO}-v_{DSO}^2/2]$

$I_{DSL} = K_{L/2}(v_{GSO}-v_{TO})^2$

$\Rightarrow 20\times10^{-6} \times 10/10[(v_{in}-1)v_{out}-v_{out}^2/2]$ (1)

$= 40\times10^{-6}/2 \times 10/40(0-(-2))^2$

$\Rightarrow dv_{out}/dv_{in} = -1 \Rightarrow (v_{in}-1)dv_{out}/dv_{in} + v_{out}$

$+ dv_{out}/dv_{in}\ v_{out} = 0$

$\Rightarrow (v_{in}-1)(-1) + v_{out} + v_{out} = 0$

$1 + v_{in} + 2v_{out} = 0$ (2)

$V_{in} = V_{IH} = 2.48$

V_{IL} $I_{DSD} = K_D\left[(V_{GSD} - V_{tD})V_{DSD} - \frac{V_{DSD}^2}{2}\right]$

$I_{DSO} = K_{D/L}(V_{GSO} - V_{tO})^2$

$\Rightarrow 20\times10^{-7} \times 1.2\left[(0-(-2))(5-V_{out}) - (5-V_{out})^2/2\right] = 20\times10^{-4}\times 10/10 (V_{in}-1)^2$

$dV_{out}/dV_{in} = -1$

$V_{IL} = V_{in} = 1.45$

$1.2 \rightarrow$

مثال ۱:

توان تلفی در حالت عملی می‌شد؟



مثال ۲



$V_{OH} = ?$

$V_{OL} = ?$

فرض:

$|V_{tp}| = 2V$

$W/L = 2$

$W/L = 4$ و $|V_{tp}| = 1$ و V_{DD} ، $V_{tn} = 1$ و

$K' = 20\ \mu A/V^2$ برای هر دو کانال است.

در مدارهای

موجود در مدارهای SRAM

که نیاز به ترانزیستورهای با اندازه‌های مختلف دارند.

۲ مورد از ۳ مورد به صورت کلی

با استفاده از ترانزیستورهای MOSFET

چگونه با استفاده از NMOS ست‌های زیر را طراحی کنیم؟

۱- NMOS ساده



در high ضعیف پدید
دلیل مقاومت حالت روشن
را انتقال می‌دهد

۲- p انتقال



۳- کامل



Subject: Date:

به طور کلی دو نوع گیت داریم: NMOS گیت‌هایی که از pullup تشکیل شده‌اند

دارم

pullup ها را به صورتی که خروجی high بدهند و pull down ها را به صورتی که خروجی low بدهند وصل می‌کنیم



در نهایت یک طرف مدار به VDD یا خروجی گیت و طرف دیگر به زمین یا خروجی گیت متصل می‌شود.

مقاومت pullup در گیت‌های NMOS با افزایش و کاهش می‌توانند در

صورت که تفاوتی ندارد کدام را انتخاب کنیم ولی ترجیحاً NMOS

کاهش را انتخاب می‌کنیم چون مقاومت کمتری زمان را از بین می‌برد

$V_{off} = V_{DD}$ و

مزیت

اثر صاف تغذیه از چیم pullup استفاده کنیم از کاهش

استفاده می‌کنیم

Pilavaran

Subject: Date:

مقدمه: pull down و pull up طراحی تابع f را انجام می‌دهیم



ضرجی به صورت not است.

ساده‌ترین نوع گیت not بود که عکس را انجام داده بودیم.

طراحی NAND

A	B	Vout
L هردو ورودی	L	H
L یکی از ورودی‌ها	H	H
H	L	H
H	H	L

pullup ← PMOS

pull down ← NMOS

Subject: Date:

AB



وقتی A و B هر دو high باشند ترانزیستور NMOS وصل می‌شود و خروجی Vout به low وصل می‌شود.

وقتی هر دو ورودی low باشند ترانزیستور PMOS وصل می‌شود و خروجی Vout به high وصل می‌شود.

اگر یکی از ورودی‌ها high باشد (B) ترانزیستور متناظر با آن (A) وصل می‌شود و ترانزیستور متناظر با ورودی دیگر قطع است ← خروجی به زمین متصل می‌شود

برای همین شرط مدار داشتیم ← Vout به low

A, B به high

تمرین: جدول درستی مدار را رسم کنید؛ خروجی مدار فقط وقتی low است که ورودی‌ها high باشند.

این ۲ تا رو کنار هم بکشید عمل AND
و اینجوری



$\overline{A \cdot B}$ = out اینم اگه not عمل نمیشه

حالا برای اینها میتونید ترانزیستور کنارهم وایت بزنید CMOS

راه هم وصل کردیم پنجاه W برابر هست دوتا.

فقط حفظ کنید برای NAND عملا مدل اینجاست ما

۲ تا وایت میزنیم. بجای اینها یک ترانزیستور داریم که ۲ تا ولت میده

پنجاه میشه

و NAND منفی تفاوت میکنه. ولی در NOR مساوی است.

Subject: Date:

طراحی گیت NOR

به صورتی که دستاندیکتور را دیده ایم عمل میکنیم.



$V_{out} = \overline{A+B}$

	A	B	Vout
حالت اول	L	L	H
حالت ۲	L	H	L
۳	H	L	L
۴	H	H	L

H ← Vout ، L ← A,B

B روشن ← H ← B

موازی هستند ⇐ از Vout به زمین یک مسیر جریان کم

L ← Vout ⇐

A,B ← روشن مسیر به زمین وجود دارد

Nout ۴ < Vout ۲,۴



گیت هم D هایشان متصل است.

هرکدام W یکسانی دارند. L های کانال دارند.

$K_2 = K' W/L$ برای هرکدام یک L و W جدا دارد.

در حالتی که هردو یکسان شوند $K_4 = K' 2W/L$

K_4 و K_2 مقاومت است تأثیر در Vout می‌گذارد.

K بیشتر شود، در حالت Vol کمتر از آن می‌شود.

$$\frac{V_{DD} - V_{OL}}{R_L} = K_4 \left[(V_{GS} - V_t) V_{DS} - V_{DS}^2/2 \right]$$

pull up = مقاومت

K_n نسبت به K_p برابر شود.

V_{OL} با K رابطه برعکس دارد

$K \uparrow \Rightarrow V_{OL} \downarrow \Rightarrow V_{OL}$ بهتر است

بهتر از V_{OL} داریم است.

V_{OL} بهتر $< V_{OL}$

زیرا Low است پس دقیقاً ضعیف نیست.

مثال: می‌خواهیم تابع f را پیاده سازی کنیم.

$$f = \overline{AB+C}$$



در pulldown مدارهای را باید می‌دهیم ضدی شبکه not

را بدست آوریم.

مثال. F را پیاده سازی کنید

$$F = \overline{A + BC + \bar{D}}$$

ورودی‌ها را مکمل داریم به آنها صورت سوال تحقیق شود.

می‌توانیم صحت آن را تحقیق با شبیه‌سازی مدارهای طراحی شده.

فقط با فرض نداشتن ها کاملاً طراحی کنید.
کامل.



در همین حد کافی است. not را اگر کنیم و بیشتر می‌توانیم وصل کنیم.

مثال: $F = A + \bar{B} + CD$

دو روش برای طراحی این تابع وجود دارد.

روش اول: می‌توانیم با روشی که تا حالا کار کردیم این را رسم کنیم.

هر جا F not نداریم باید خودش را رسم کنیم و در آخر یک بار not بزنیم.



روش دوم: تعمیم روش قبل برای تعداد کل ترانزیستورهای استفاده شده تا جایی که امکان دارد کم شود.

$$\bar{F} = \overline{A+\bar{B}+CD} = \bar{A}\cdot B\cdot \overline{CD}$$

$$\bar{F} = \bar{A}\cdot B\cdot(\bar{C}+\bar{D})$$

$$\Rightarrow F = \overline{\bar{A}\cdot B\cdot(\bar{C}+\bar{D})}$$



برای این مثال شکل را رسم کردیم و تعداد ترانزیستورها را محاسبه کردیم و با روش اول مقایسه کنیم اما در این جا روش دیگری را عنوان می‌کنیم تا برای هر روش شکل را رسم نکنیم. برای یک حالت شکل را رسم کنیم و با روش‌ها تعداد ترانزیستورها را بگوییم!

روش ۱ در مثال متن تعداد ترانزیستورها

تعداد متغیر ترانزیستورهایم داریم. + هر متغیر یک ترانزیستور برای pullup لازم دارد (با فرض استفاده از pullup های ترانزیستوری + not ها هرکدام ۲ ترانزیستور لازم دارد.

$(4+1)+2+2=9$

+ آن متغیر not نداشته باشیم یک not دیگر باید برایش بگذاریم

(دقت کنید در این مثال ...)

روش ۲ در مثال متن

$4+1 + 2\times3 = 11$

۴ ورودی not — تعداد اصلی

= در این حالت روش ۱ بهتر است. چون تعداد ترانزیستورها

$F = \bar{A} + B\bar{C} + \overline{DE}$ مثال

$(@+1) + 4\times 2 + 2 = 14$

$\bar{F} = \overline{\bar{A} + B\bar{C} + \overline{DE}}$

$\bar{F} = A \cdot \overline{B\bar{C}} \cdot DE \Rightarrow \bar{F} = A \cdot (\bar{B}+C) \cdot DE$

$F = \overline{A \cdot (\bar{B}+C) \cdot DE}$

$(@+1) + 2 = 8$

در این حالت از دیود ۲ بهره‌ات استفاده کنیم.

برای $\overline{DE}$ ابتدا DE را پیاده‌سازی می‌کنیم و سپس

$\overline{DE}$ به $\bar{D}+\bar{E}$ تبدیل می‌کنیم.

در این حالت ما not داریم

یک not هم در ورودی

$\overline{\bar{D}+\bar{E}}$ هست

خروجی باید یک بار دیگر

not شود.



pullup شبکه

بالا - همان not شده

پایین.

ممکن است شکل را به صورت دارها تابع را بخواهند.

مثال. تابع را به دست آورید.

(pull up در این حالت مقاومت است)



$$\bar{F} = \bar{D}(A+B) + A\left[\overline{C(A+D)}\right]$$

* روش کلی این است که pulldown را بنویسید

فرض $\bar{F}$ است.

مدار ۱ : F را با NMOS تعیین طراحی کنید.

A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1

ممکن است حاطی F را بدهند یا جدول درستی آن را بدهند.

(حداقل تراشه سعی را طراحی، not ها را فدای ما میکنیم)

مدار ۲ : $F = \overline{ABC + D + EF}$ تعیین CMOS

طراحی کنید. نسبت های W/L را مشخص کنید.

مدار ۳ : تابع F چیست ؟



زمان نداریم آنرا درست کنیم low یا high

ترجمه درست

میدانیم چه تابعی تولید شده یا خیر.

ترجمه این کار درست می شود یا خیر

Subject: Date:

تعیین اندازه‌ی ترانزیستورهای NMOS

می‌خواهیم حالت‌های زیر را بررسی کنیم



در هنگام pullup
V_{OH}
ممکن است دچار مشکل شود.

در V_{OL} صفر می‌شود مقدار

پیدا می‌کند. آیا در هر pullup و pulldown یک امپدانس نداریم

آیا می‌خواهیم V_{OL} کم شود $\frac{R_{P.U}}{R_{P.D}} \uparrow \Rightarrow V_{OL} \downarrow$

این هم مقدار یابی مدیریت دارد. ممکن است خازن‌های پارازیتی هم آید مشکل سازشود یا تقریبا اهمیتی ندارد عدد مطلوب ۴ است.

$$\frac{R_{P.U}}{R_{P.D}} = F/I = \frac{(L/W)_{P.U}}{(L/W)_{P.D}}$$

$$L/W = 2$$

$$R = \rho L/A = \rho L/tW \approx L/W = 2$$

مشابه L/W است

امپدانس از مقاومت کمی بزرگتر است.



با انتخاب اندازه‌های مناسب عدد ۴ را بدست می‌آید.

$$\frac{(L/W)_{P.U}}{(L/W)_{P.D}} = 4$$

⇐ گیت منطقی مشابه را می‌توان با این روش طراحی کرد.

اثبات عدد ۴: با این فرض، ابتدا پهنای کانال‌ها را برای تست حالت هم‌آستانه‌ای محاسبه می‌کنیم.

$$V_M = V_{DD}/2$$

فرض:
$$V_{TL} = -0.6\, V_{DD}$$
$$V_{TD} = 0.2\, V_{DD}$$

⇐ چون نفع کاهش است، منفی است.

در نقطه M ⇐ هر دو ترانزیستور اشباع هستند.

$$K_D/2\,(V_{GSD} - V_{TD})^2 = K_L/2\,(V_{GSL} - V_{TL})^2$$

$$\Rightarrow K_D\,(V_M - 0.2\,V_{DD})^2 = K_L\,(0 - (-0.7\,V_{DD}))^2$$

$V_M = V_{DD}/2$

$\Rightarrow K_0/K_L = \frac{K(W/L)_0}{K(W/L)_L} = \frac{4}{1}$ نسبت مساوی

ممکن است اشتباه کنید. چه چیزی؟
نسبت را نمی‌توان برابر

می‌توانیم با استفاده از این نسبت‌ها W/L را بدست آوریم

مثال. نسبت‌های W/L را بدست آورید.



$Z_{P.U}/Z_{P.D} = 4/1$

Z بالایی را می‌توانیم $\frac{1}{4}$ بگیریم

$\frac{W}{L} = 4$

خروجی صدرصد یک می‌شود

با هردو ترانزیستور روشن باشد

خروجی 0 می‌شود.

وقتی هردو روشن هستند ۲
آنکه روشن است ۱
$V_{out} < V_{out1}$ حالا کمتر شد

تا صفر کردن نمی‌توانیم حرف اضافه کنیم. چیز را نمی‌توانیم صفر کنیم
فقط نزدیک می‌شود. A و B
فقط نزدیک می‌شود ولی این حالت مشکل‌زاست.

می‌خواهیم تا حدی که می‌توانیم سایزشون بدهیم.

حالتهایی را در نظر می‌گیریم که یک ترانزیستور روشن باشد.

$\Rightarrow z_A = 1$
$z_B = 1$

$(L/W)_A = 1$ $(L/W)_B = 1$

مهم این است که کدام ترانزیستورها را در نظر بگیریم.

مثال.

$W/L = ?$



میخواهیم تکه‌ای بیرون بیاوریم

آیا خواهیم مواردی را در نظر بگیریم مقرون است حالتی

باشد که ترانزیستورها روشن

شوند ولی در آن حالت

V_{OL} ها کمتر از مقدار است

که ما مشخص کرده‌ایم

مقادیر را چطور پیدا کنیم.

A – B – D ⇒ $z_A + z_B + z_D = 4 \Rightarrow z_A = z_B = z_D$

A – C – D ⇒ $z_A + z_C + z_D = 4 \Rightarrow z_A = z_C = z_D$

A – C – E ⇒ $z_E = 1$

A – B – E ⇒ $z_A = z_B = z_E = 1$

از حل این دستگاه معادلات z ها برابر با یک به دست می‌آید.

حال از آنجایی که نسبت $\frac{W}{L}$ ها برابر با یک است، پس R_{eq} برابر با R خواهد شد.

$$R_{eq} = \frac{R}{4} = \frac{12}{4} = 3\,k\Omega$$

حال برای محاسبه تأخیر کافی است نسبت‌ها را به دست آوریم.

$$\frac{t_{p.u}}{t_{p.d}} = \frac{R_{eq}}{R} = \frac{3}{12} = \frac{1}{4}$$

مدار ۴۵

نسبت $\frac{W}{L}$ ها را نسبت به آن به دست آورید.

(z ها عکس $\frac{W}{L}$ ها است)



Subject: Date:

معکوس کننده CMOS



ترکیب CMOS

PMOS و NMOS

برای داشتن هر دو خاصیت خوب

NMOS ← V_{OH} خوب می‌دهد

PMOS ← V_{OL} (صفر) خوب می‌دهد

مزیت CMOS

صفر خوب

۱ خوب (بالا) می‌دهد

توان مصرفی در حالت ایستا ندارد

نفی وقتی $V_{out} = h$ ← جریان نمی‌گیرد.

V_{OL} در NMOS جریان دارد

V_{OH} هیچ جریانی ندارد.

در PMOS ← S ← ولتاژ بالا را به خروجی می‌دهیم.

D ← ولتاژ پایین را

در NMOS برعکس این حالت است.