Subject:
Year. Month. Date.

X پایان ترم اگر دارد بدهد ما بدانیم مثال

در حالتی که H یا L یا HI مرحله مداوم باشیم

X-state شود.

فصل ۵

مدارهای منطقی نوین

pass transistor ترانزیستور عبور یا

NMOS است آنکه پایه G وقتی High داشته باشد

روشن است آید صفر باشد خاموش است.



اگر کنترل ۱ باشد

ورودی عبور می‌کند وضعیت می‌گیرد.

مقدار دقیق با جدول بررسی می‌شود.

if Control = 1 => Vout = Vin

PqPCO

Subject:
Year. Month. Date. ( )

v_{in}	control	v_{out}
0	v_{DD}	0
v_{DD}	v_{DD}	$v_{DD}-v_t$
0	0	HI
v_{DD}	0	HI



$\Rightarrow v_{out}=v_{DD}-v_t$

NMOS آند خاموش باشد خروجی رطبی ورودی ندارد ← HI

آند $v_{DD}=v_{in}$ نیز روشن است تمام ورودی را به خروجی منتقل می‌کند.

روشن

یکی ورودی ← 0
یکی v_{DD} ← هم انتقال می‌کند.

$v_{GS}>v_t$

$v_{in}\to v_{DD}$ $\quad G\to v_{DD}$

G و S ولتاژ یکی دارند. ⇐ اندازه v_t اختلاف دارند

$v_{DD}-v_t$ یک v_t کم کنیم حال اندازه‌ی روشن است اما خروجی ضعیف است دارد.

اشتراک G و S بعد روشن شدن NMOS می‌شود.

اینجا فقط D ورودی می‌دهیم و از آن خروجی می‌گیریم
S ورودی ندارد

PdPCO

Subject:
Year. Month. Date. ( )

خروجی را در این حالت کنترل کرد.



برای PMOS هم داریم.

برای PMOS برعکس است.



برای V_{DD} ← HI است.

NMOS صفر را خوب رد می کند high را خوب رد نمی کند.

Control این حالت صفر رد می شود است. چون PMOS است.

$V_{tp} = -1$ فرض کنید

$V_{in} = 0$

Control = 0

$0 - V_{out} < -1$

$V_{out} = 1$ ⇒ تولید سطح است

منفی تر از V_{tp} باشد رد می شود.



if Control = 0 ⇒ $V_{out} = V_{in}$

PqPCO

Subject:
Year. Month. Date. ( )

$V_{out} = max(V_{in}, V_G - V_{tp})$





$V_{out} = min(V_{in}, V_G - V_t)$

معکوس است منتها از این ↑ ها پُر میشوم و رفتم با ۱.

مقدار NMOS را میدهد . با ترکیب P, N انتقال ای را می کند.



PaPCO

Subject:

Year. Month. Date. ( )

برای PMOS

v_{in}	Control	v_{out}
0	v_{DD}	HI
v_{DD}	v_{DD}	HI
0	0	$\|v_{tp}\|$ → برعکس NMOS است
v_{DD}	0	v_{DD}

PMOS با صفر روشن می‌شود.

برای PMOS $v_{GS} < v_t$ باید باشد.

$$G = 0$$
$$\Rightarrow v_G - v_S < v_t$$
$$v_G - v_{out} < v_{tp}$$ (منفی است)
$$0 - v_{out} < \text{"}$$

$\Rightarrow v_{out}$ را اندازه $|v_{tp}|$ باشد تا ترانزیستور روشن شود.

طراحی

حال می‌خواهیم با استفاده از این طراحی را انجام دهیم

با طراحی گیت NAND با ترانزیستور عنصر II

ابتدا یک روش کلی ذکر می‌کنیم.

می‌خواهیم گیت AND را طراحی کنیم (جدول بگیم)

Subject :

Year . Month . Date . ( )

A	B	out
0	0	0
0	1	0
1	0	0
1	1	1

هر کابلی باید ورودی داده باشد.

آند آن ورودی را نشان می‌دهد.

۱- ورودی را عنوان کنترل

می‌خواهیم این دو تا ورودی را هم مثل کنترل‌ها کنترل کنیم (B کنترل)

↓

G

B صفر است یا یک است.

یا B کنترل است ← B است ① است

یا

$\bar{B}$ است ۰ است.

می‌خواهیم با استفاده از گیت‌های منطقی ورودی‌هایی را بسازیم که فرض کنیم

هر گیت AND را بدهد.



وقتی B روشن است

↓

1

فرض ← اگر A = ۰ خروجی ۰ یعنی A را متقل کند.

A = 1 ، ۱

P4PCO

Subject :

Year . Month . Date . ( )



برای $\bar{B}$ هرجا A هست $\bar{A}$ بذار

ضرب صفرات = جمع صفرمنطقی دارد

می‌تونه خروجی هم صفرمنطقی یا یک باشه.

آیتم ۳ تا ورودی A و B و C

داشتیم با شیء خط میزدیم B و C را نگه داشتیم

که بدونیم داره نقطه‌ی چه خروجی میره.

1	BC
	$\bar{B}C$
	$B\bar{C}$
	$\bar{B}\bar{C}$



PqPCO

Subject:
Year. Month. Date. ( )

دقت کنید در روش استاندارد ضرب ضدد این صورت درنظر گرفته میشد

روش دوم روش عکس ؟ حالتی پیش بیاید اثر دستگاه روی شد ۱ امید همزمان روشن شود هرکس برای خودش یک مقدار شتاب در نظر میگیرد. عملا مدار می سوزد پس درست کار نمیکند.



مثلا برای MUX 2x1 جدول

برای عملیات در هر لحظه زمان یکدام انتخاب بر اساس ورودی های کنترلی هم. امکان ندارد $\overline{B}C$ با هم روشن باشند BC

چون C یا صفر یا یک است.

سه مفهوم اینست که ۲ ورودی A,B داریم یک پایه کنترل میگذاریم



هر کدام چه داریم

اگر کنترل $0=$ ضرب $A \leftarrow$

$1=$ جمع $B \leftarrow$

جای گذاری جدول با ۳ ورودی و عملیات

Cnt چه pass یکی از این موارد استفاده کنیم

PdfCo

Subject :
Year . Month . Date . ( )

$cnt = 0 \rightarrow A$ فعال شود.

$cnt = 1 \rightarrow B$ "

آن دو قطعه را با استفاده از pass tran مطابق شکل

استفاده کنیم. و در انتها باید

که خروجی درست را دهد.

سپس OR

را هم می‌توانیم پیاده‌سازی کنیم.

A	B	out
0	0	0
0	1	1
1	0	1
1	1	1



مدار B ← 1

$\bar{B}$ ← A فعال شود.

تمرین های این بخش آماده ارائه است.

در جلسه حضوری تمرین‌های دیگر را بزنید.

Subject :
Year . Month . Date . ( )

آند عدد غلط باشد بنویسم که عددمان غلط است . و استک overflow میکند

کمپایلر کنترلت ضدبا غشن را از کتاب گذشته بود (اینجا هم همین صورت است

لیست انتقال Transmission gate



از ترکیب P و N استفاده کرده

از مزیتهای CMOS را

عکس هم ایراد ندارد .

که NMOS باید بیشتر کار داریم

مشخصه‌ی کلید در دو حالت

روی ضدضربه بنویسم اشکالش این است که منفی h را ضرب

ربطی که P ۰ را در ضرب دخیل می‌کند .

به همین علت این دیتا را اینگونه می‌نویسیم

Cnt = 1 => Vout = Vin طبق این است Cnt

N , P هردو روشن است

اشکال قبل را رفع کرده

افت ندارد (واقعیا در دنیای واقعی هم ندارد .

Cnt = 0 => Vout = HI

خروجی ندارد .

N با مشخص می‌شود P ← not ← اضافه‌شد

P4PCO

Subject:
Year. Month. Date. ( )

فراهم‌سازی ماشین‌های ترکیبی با ثبت انتقال

مثال: یک fulladder را فراهم با ثبت انتقال می‌سازیم.

EA مدل‌سازی دارد. (نام‌گذاری دهم)

	A	B	C_{in}	S	C
$\bar{A}\bar{B}$	0	0	0	0	0
	0	0	1	1	0
$\bar{A}B$	0	1	0	1	0
	0	1	1	0	1
$A\bar{B}$	1	0	0	1	0
	1	0	1	0	1
AB	1	1	0	0	1
	1	1	1	1	1

روش‌های روشی است که در تمرین‌ها pass+ ، توانستیم عبور دادیم.

یک بار فراهم C را دوبار بیاوریم همانطور که می‌بینیم.

n تا ورودی

n-1 ← پارامترهای تنظیم

یعنی pass+ که می‌خواهیم pmos ها را رسم می‌کنیم

Subject :
Year . Month . Date . ( )

A , B ← کنترل می‌کنیم .

هر کدام را که خواهیم می‌توانیم کنترل کنیم از هر جا که بخواهیم آن را داشته

حال فرض عملی کنیم

$\bar{A}B$ می‌خواهد S بدهد ← S ← 0

ورودی C ← 0

S ← 1

ورودی C ← 1

$A\bar{B}$ (=) وضعیتی Cin را داریم می‌کنیم .

حالت بدی $\bar{A}B$

این بار S ← 0 S ← 1

C ← 1 C ← 0

Cin (=) را داریم می‌دهیم .

$\bar{A}B$ S ← 0 S ← 1

C ← 1 C ← 0

Cin (2

PdPCO

Subject:
Year. Month. Date. ( )

Cin ثابت میشود. AB

هرجا در N ها ست
not نشد را در P ها هم.

آن هایی که ندارند با PT

فقط N ها ست آن شود.

D
PS ← دستورات با ←





P4PCO

Subject :
Year . Month . Date . ( )

برای Carry

$\bar{A}\bar{B}$: $C \leftarrow 0$; C_{in} کاری ندارد

$\bar{A}B$: C_{in} را عبور داده و کپی می‌کنیم.

$A\bar{B}$: " " " C_{in}

AB : 1 شده و را داده می‌کنیم ؛ C_{in} کاری ندارد.



آشکارساز مورد B ، C_{in} ، شد.

دستگاه عدد صحیح می شود.

P4PCO

Subject:

Year. Month. Date. ( )

A	B	C	S	C
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$\bar{B}\bar{C}$ ← Carry رطی ورودی ندارد '0' منطقی

$\bar{B}C$ ← ضرب ~~AA~~ را می دهیم

$B\bar{C}$ ← " " "

BC ← '1' منطقی را می دهیم.



خروجی آنها را با یک گیت OR

جمع می کنیم تا خروجی

کل مدار را داشته باشیم.

Subject:
Year. Month. Date. ( )

معایب NMOS

ترکیب NMOS ، CMOS شبیه nmos را عوض می‌دهد.

nmos ← pullup خوب بود.

cmos برای nmos است اما برای nmos هم pmos باید می‌ذاشتیم



در بالا یک pmos می‌ذاریم. و به زمین وصل کردند

همیشه روشن بود. تولید بقیه بالایی ← افزایش، کاهش همیشه روشن

nmos همه‌ی دردسرهای خودش می‌رفتیم.

ظاهراً یک ثبت not می‌دهد. اشتباه این است. وقتی تولید بقیه طبق روش

است خروجی کاملاً خوب بود و حقیقتاً یک را می‌داد.

اشکال: در نقطه میانی Vm ← اشباع نمی‌رفت. خاطر ولتاژهای

آستانه خطا می‌رفت.

$V_{bios} \leftarrow V_{DD}/2$

این کار را کردند.

Subject:
Year. Month. Date. ( )

سعی nmos

این فرم را نداریم.

هدف این را خواهیم که دوانیم با این طراحی کنیم.



$V_{bios} = V_{DD}/2$

bios

گاهی اوقات طراحی ما این فرض است که تداخل تقریبا حذف باشد.

کاربرد این است یا نه؟ اشیاء مورد این کار را با پارامترهای ... انجام دهیم.

با این عمل می‌کنیم bios کردن. نفی با این فرض مقاومت‌ها حذف تنظیم شده که مقدارها را دارند.

آیا NOR با nmos ؟



bios ← pullup

nmos ← pull down

این nmos است.

P4PCO

Subject:
Year. Month. Date. ( )

منطق CMOS یا ؟

مدار اینا



این مدار در هر لحظه از زمان یا پایین یا بالا یکدام روشن است خروجی از سمت پایین یا بالا به زمین یا تغذیه وصل شده است.

مدار اینا بیشتر توضیح انگار که در Vout کمی خازن داریم در کسری از ثانیه دشارژ شده و در ثانیه بعد هم شارژ شد.

در هر صورت در هر لحظه از زمان Vout یا زمین یا منبع تغذیه راه دارد

اما در مدار پویا به این صورت نیست

مدار پویا

حالتی ممکن است و هر دو شاخه خروجی از هم جدا و نه به تغذیه یا زمین وصل باشد.

P4PCO

همدیگه نباشه اما می‌تونیم وقفه دارد.

تمارین

در اینجا آن‌ضدضربه را حداقل نباشه‌ی نفهم ← M1 شناور است

ولی در پورتابل چون از زمان‌های خیلی کوچک بررسی می‌کنیم.

یک clk داریم. به صورت یک پالس یا دوره تناوب مشخص

اعمال می‌شود آند ← $clk = 0$ تغذیه ترانزیستور پایین ← خاموش است.

pmos

v_{out} ← درین

هیچ راهی از زمین ندارد.

تا زمانی که $clk = 1$ شود.

پایین nmos است با $clk = 1$ روشن

با pmos ، خاموش



آند ← $v_{in} = 1$

روشن شود،

$v_{in} = 0$ ، $clk = 1$

PqPCO

Subject:
Year. Month. Date. ( )

هم همین است. مقدار h خودرا حفظ کرده اما این حفظ کردن

در مدار نوشتنی است.

در یک پایه کلاک خازن روشن ماننده مقدارش هم با وجود $V_{in}=0$ است

مقدارش را حفظ کرده تا زمانی که $clk=0$ شد. آنقدر کوتاه است

داریم می‌کنیم. ولی h داریم می‌دهیم در این ناحیه مدار حالت شارژ

دارد زمانی $clk=1$ می‌شود. حتی V_{in}.

اندازه‌ی ترانزیستور مناسب باشد. می‌توانیم طول و عرض ویژگی می‌دهیم

می‌توانیم از مدار استفاده کنیم تا توان مصرفی کم شود یا از این مقدار ویژگی

را بازه‌ی کوچکی نداشته.

از نظر کاربردی کارایی زیادی دارد چون در مصرف توان خیلی

صرفه‌جویی می‌شود.

$clk=1$ روشن nmos $\begin{cases} V_{in}=1 & \text{روشن} \\ V_{in}=0 & \text{خاموش} \end{cases}$

$clk=0$ روشن pmos $V_{out}=1$ مدت زمانی

PqPCO

Subject:
Year. Month. Date. ( )



آخرین گیت شماره پیاده سازی شده

بود.



حداقل تعداد ترانزیستورهایی که باید در فرم کلی مدارات پیاده شود

در فرم کلی یک گیت nmos برای pmos داریم و یک شبکه P.D که از nmos ها تشکیل شده است و به صورت موازی به ورودی های مختلف وارد می شود.



PdfCo

Subject :
Year . Month . Date . ( )

مثال. مدار NOR را با پیش شارژ رسم کنید.



در فاز پیش شارژ یعنی زمانی که $clk=0$ است

$V_{out}=1$ خروجی

در فاز ارزیابی یعنی زمانی که $\overline{clk}=0$

NOR پیاده سازی می شود.

(فقط یک شبکه PMOS)

مثال. تابع $F=\overline{a+bc}$ را با مدار دومینو پیش شارژ رسم کنید.

و فرض را بر صحت درستی عملکرد آن بزنید.

فقط CLK را دارد



Subject:
Year. Month. Date. ( )



$clk = 0$

سلف روشن پایین خاموش است.

p همان clk است ولی نقیض است

و ورودی clk یکی.

می‌خواهیم خروجی را بدست بیاوریم

$clk = 0$ داریم pullup

$V_{out} = h$

$clk = 1$ خاموش = P.U

روشن = P.D

می‌خواهیم ببینیم مدار به ازای چه خروجی را تولید می‌کند. (مدار ارتباطی)

در اولین لحظه $a,b,c = 0$ ⟸ هر سه ترانزیستور خاموش است.

خروجی $a = 1$ می‌شود.

مدار دیگر پیدا می‌کند خاموش می‌شود ↙ clk روشن می‌شود.

clk مدار وارد شود ⟸ $clk = 0$ خروجی ← P.U

n

Subject:
Year. Month. Date. ( )

وقتی a از یک صفر عوض شود. تراشه تغییر روش بعدی را خواهد شد.

↓

دریت است که از این رفتار وقتی مدیون شده ایم.

q خاموش شده اما دوباره نمی تواند out سه high شود.

علت: مقداری ذخیره کرده بود از خروجی از دست داد.

و امکان مقدار گذشتن ندارد تا clk بعدی بیاید.

وقتی low شد دیگر را از دست داد و دوباره نمی تواند high شود.

هر کدام مقدار را ضایع کند تا هر دو را از دست بدهد.

بدهد.

سپس b را تغییر کرده اما چون در مدار ذخیره نیست. out تغییر کرده

آنها b,c تغییر کرد در مدار ذخیره. ولی چون در مدار ذخیره شده

دیت تغییر نمی کند. اثر نمی گذارد. دوباره out ← ساکت.

و البته کیا ← اثر نمی گذارد.

تغییر در دی

P4PCO

Subject:
Year. Month. Date. ( )

مدار پیش دشارژ







تنها تفاوتش اینه که از pmos استفاده می‌کنیم.

$CLK = 1$ برعکس حالت قبل

خازن P.U خازن P.D روشن

$out = 0$

$CLK = 0$ P.U = روشن، P.D = خاموش } بسته به v_{in} میشه

$v_{in} = 0$ خروجی می‌تونه High بشه

$v_{in} = 1$ → خروجی مقدار صفر خازنش را حفظ میکنه.

Subject :
Year . Month . Date . ( )

آمد در این حالت خروجی ما نیز high است .

اما در این حالت عقب کی خازن در out داریم که اصل

دشارژ شده که مقدار صفر دارد در این بازه کربن

صفر خروجی را خواهد داد .

pre discharge : مدارات پیش دشارژ



Subject :
Year . Month . Date . ( )

انتقال زنجره ای : cascade

انتقال از زنجره ای مدارات پیشرفته دیجیتال

خروجی مدار پیش از را به ورودی بعدی وصل می کنیم .



اگر به Clk دقت کنیم فقط کلاک وارد بعدی می شود ، شکل موجی کامل نیست

در واقعیت هم دقت مدیریت کامل ندارد .

مقدار زمان حول لبه کلاک را با th نمود و با کمی دقت همین حاصل

مقدار زمان ناخیر داریم و مدیریت کامل نیست .

در بخش های انجام شده هم سعی داریم در لبه زمانی کلاک بعدی

در لبه بالا رونده کار می کند و ناخیر دهد تا نتیجه است عملیات در مکان مناسب

نداشته باشد .

P4PCO

Subject:
Year. Month. Date. ( )

ما در دو پدیای عبث می کنیم

ـ) تا ضربک چپ تاثیر ندارد است .

فرض کنید ϑ_{in} یک تا ضربی اعمال شود .

فقط $clk = 0$ (مدار طبقه اول) جدا پیش فرض است .

$z_1 \to H$

clk تغییر کند $clk = 1$ آنگاه تغییر دارد

$clk = 1$ شود . توانند سیگنال پاسخ رسانی شود .

آنگاه $\vartheta_{in} = 1$ ـ) ضربک دف زنی شود .

ولی یک تا ضربی انجام می شود ، مقدار صفر تاثیر تا ضربک دوباره



ضربک تغییر وضعیت دهد

مدار حالت پیش فرض خود برود .

z_1 با ازای z پیش فرض

است تا ضربک ضربک ۱ شود ـ) تداوم سیگنال پاسخ رسانی .

Subject:
Year. Month. Date. ( )

مقدار واقعی Z_1 صفر است. اما خط تاخیر مقدار این نظم

$Z_1=1$ می‌بیند تا اینکه به درستی روشن می‌شود. دقت شود.

وجود یک خروجی ناخواسته است خروجی معلوم نیست.

مقدار صفر می‌گیرد. ← Z نهایی



؟ همان اینکه مکانیک

این شد. آن دید Z_1 صفر است و مقدار Z خروجی را خط‌خطی کرد.

اما سوال چه جوری Z_1 صفر شد؟ کل تاخیر باعث شد خروجی اشتباه

PdPCO

Subject:
Year. Month. Date. ( )

باید تدبیری برای حل این مشکل اندیشه بیاندیشیم ؟

۲ راه پیشنهاد می شود: ① آندرایو ی اول با طلاک کار می کنیم. طبقه ی بعدی با CLK کار کند که پیش شارژ است پیش دشارژ شود.

② منطق دامینو — کی از راه های پیشنهادی برای ادغال چندین مدار از این نوع

منطق دامینو



سه راه دیگر ساخت CMOS قدرتی دهم

قبل از این است not کنیم

این ۲ تا دامینو است.

PqPCO

Subject:
Year. Month. Date. ( )



آن خروجی را به ورودی وصل نیم.
یک P.D شبکه network
nmos است.
ضدی را هم می توان
از یک not عبور بدهیم
تا Z را بسازیم
ثبت سوم وصل کنیم.
تأخیرش به این صورت است
که $V_{out} \leftarrow \overline{Z_1}$ not است.

$Z=h(Z=h \leftarrow$ ضدی CLK = مقدار high می شود تا بتوانیم بر مبنای مقدار
مقدار CLK تغییر وضعیت می دهد. دوردی نگاه می کند $(Z \; V_{out}=0$
رسیدن نشود تا چیزی اشود. ... شود تا دشارژ انجام
می شود پس از یک تأخیر ترکیبی دشارژ شود
مشکلی ندارد
مورد انتظار ما در ضدی مقدار
است. تا ضدتبیش از موعد دشارژ نشود.

P4PCO

Subject:
Year. Month. Date. ( )

④ عمق not آن چیزی است که ضرب‌المثل بالا است.

= از یک not باید بیشتر زنیم.

با توجه به شرایط ... خودمان مدار ④ مورد نظر

با چه مدت آمده یک بالا است. باید به انتهای مدت مدار عوض شود.

عددش ۵: تابع F چیست؟



معمولی ضرب کنیم باشد هرچقدر که خواهم بیاورم می‌زنم

PqPCO

Subject:
Year. Month. Date. ( )



np_cmos