



برای هر یک
 ↗

هدف از این بینش مسئله ای است که در اینجا می بینیم.
 این مدار در اینجا می بینیم.
 CLK صفرا به این است. هدف از این بینش.



در این مدار اهداف می بینیم
 و و P در این

برای درسی ϕ استفاده می‌کنیم -
Pull up network ϕ می‌شود.

اگر clk در سطح اول \overline{clk} در سطح دوم clk می‌توانیم
خروجی اولی را در خروجی دوم عنوان در خروجی داریم. خروجی دوم
معادل $input$ در سطح دوم است.

! این شکل هم اگر بنویسیم مشکلی ایجاد نمی‌شود.

مجموع بنویسیم فنکشن $pmos$ بنویسیم در مدار 2.


اگر $clk = 0$ ← بیرون \rightarrow مدار ①
② مدار $\overline{clk} = 1$ (not) بیرون \rightarrow مدار ②
این طرح معادل است.

$clk = 1$ ← مدار ①
در مدار ② $p.d$ در مدار ② قرار دارد.

$pmos$ $\overline{clk} = 0$ مدار ②
است. $p.u$ بیرون

صورتی نام بنامه V_{DD} مدار خازنی در مدار ارتباط بین تابع ها اهمیت می یازد

عبارت هر تابعی بنامه سازی می شود P



کنترل ورودی های pmos در مدارهای آمپدانس ورودی های دیجیتال می یازد
 np-cmos
 پموس می شود. وقتی که بین از مود استفاده می کنند



روشن شود عموماً با برعکس کردن n و p تأخیر می یازد.

p با چند روشن می شود. می تواند تا کاری کند.
 خروجی می یازد با افزودن خازن ها در مدار.
 درود

آشنایی با مدارهای دیجیتال

انواع CMOS

انواع از CMOS در مدارهای دیجیتال



تفاوت مدارهای CMOS با سایر مدارها
 نوع n
 و در مدارهای دیجیتال

وقتی $clk = 1$ ، nmos ، pmos روشن می‌شود

عند $clk = 0$ ایامی بسته . $a+b$ یا ایامی که گذشتی ، نهان
ایامی بسته .

وقتی clk یکبار برسد تا یک خروجی در هر دو (در مدار زیر به مقدار دارد)

$clk = 0$ pmos خاموش است .

مقدار صفری خود را حفظ می‌کند . آنگاه می‌تواند HI .
خروجی ندارد ()

وقتی clk خاموش می‌شود در یک یو بی است .

$clk = 0$ → گذشتی را حفظ می‌کند

هر آنچه در مدار زیر در دست خط می‌کند .

می‌توانیم تا مقدار در مدار زیر به هر چه می‌خواهیم تا مقدار

تک باره در زمانی که clk از خروجی می‌گذرد مقدار

از روی خروجی قبلی که در دست خط می‌کند از clk مقدار

را می‌توانیم کاند .

داده اس منٹ کے منتظر انتظار میں رہیں۔ تاکہ وارد ہو سکر۔

not اس سے صفر ہو سکر سے فریب و خطرہ ہے۔ not ہو سکر۔ و دوبارہ کہہ بیٹھیں۔

فی الواقعہ نظر نہ آسکا۔ اور ہمیں و ہمارے تاکہ داخلہ مقاصد ہوں۔

دوسرے آؤ۔ CMOS، بٹن یا ہڈی نہ ہو سکر۔ not دیکھیں، ہڈی

روشن ہوں۔

درمیان نشیمن write

انہی کے لیے انہی کے فیصلوں دار ہیں۔ خواہم سول خاصہ را

انتخاب نہیں وقتہ خواہم نہیں یا خواہم۔ انہی کے مربوط ہواں سول

افعال ہیں۔

BL فضیلت (دراہ اس) خواہم نہیں یا وقتہ خواہم خواہم۔

قدرات انہی کے بہتر۔ مقاصد انہی کے اختیار نہیں یا انہی کے خواہم در BL

انہی کے

انتخاب نشیمن انہی کے انہی کے افعال ہیں۔ سے اس رہیں۔

خورداده را در BL ختم دارم
not ازش را در BL ختم دارم.

① مقدار : - امنتی را در BL
و منتی را در BL (تراپی ده)

وقتی که به نوسم الف فعال است () این یک تراپیستور عبور است یک دارم کند.

یک وارد و دردی را در می شود.

صفت دارم یک جب می شود.

کتابی می شود. T در می شود.

صفتی می شود. T در می شود.

یک نیمه فعال می نیم مقدار می دارم پس اما غیر فعال می شود. وقتی غیر فعال می شود

تسیر مقدار از بیرون (داخل نمی آید) همین مقدار می تراپیستور می شود

! این صورت T در می شود. صفت می شود. صفتی می شود. T در می شود.

پس یک صفت کند. اینها هم در رو تکیه می کنند.

اے ۰ دائرہ باہر $BL \leftarrow 0$ ۰ $BL \leftarrow 1$ اے فرانس

۰ افران باہر اے فرانس $BL \leftarrow$ صفحہ

ہر پندرہ سال اے فرانس ہر ۳۰ سالہ داخلہ ہوتے ہر

۰ ادارہ کار سے اس کے باہر صیرے طواریں اے طواریں۔ صیرے طواریں

۰ بعد میں اور وقتاً بہ وقت لگتے۔

۰ ٹرانزیشن عبور \leftarrow $\frac{1}{2} \frac{d}{v}$ وقت بدھیم . طرف اسیر $\frac{1}{2} \frac{d}{v} + \omega$

۰ ٹرینیم افران وقتاً بہ وقت . (۰ داخلہ رہی گئے)

۰ بجائے support از صیرے طواریں بصیرے اے BL , BL یا


۰ HI گئے . BL , BL راہیں ٹرینیم گئے .

۰ طواریں خانہ مقدار میں لگے سڈرٹیمہ ۰ حالہ اد مقدار باہر میں ٹواریں

۰ کہ ہر ٹرینیم کے راہیں میں ہند .

۰ اے مقدار باہر صفحہ ٹواریں خانہ کے راہیں ٹواریں

۰ ٹرینیم کے راہیں انتقالہ مقدار دارہ در صیرے طواریں اے .



امتحان

تعداد مصرفی است (دارد). تکرارها را ϕ_1 و ϕ_2 بدهند. تکرارها

رنگ شوند. در بعضی است (اصلاً) به فرس

بازار و ... تکرارها را ϕ_1 و ϕ_2 بدهند


مقدار داده در هر سکت است ϕ_1 و ϕ_2 را بدهیم و طول سکت را

همانجا ()

DRAM

برای


سخت ϕ_1 و ϕ_2 است در هر ϕ_1 تکرارها را ϕ_1 و ϕ_2 بدهند



Φ_1 و Φ_2 دو مقدار هستند.

ناهمبستگی از نظر Φ_1 و Φ_2 با هم می شوند.

Φ_1 در بازه های Φ_2 صفر است مقدار دارد.



دوره Φ_2 در Φ_1 برابر مقدار '1' دارد.

write

همراه داده میزنیم. \Rightarrow Φ_2 و WR با Φ_1 بیفصل شود.

مقدار BL مقدار دهیم.

Φ_1 بیفصل / Φ_2 و WR مقدار از T_2 می آید و در T_2 بیفصل

بعد از T_2 در WR که از T_2 است. T_2 دوری

T_2 یا T_1 هر مقدار از WR دوری

اند T_2 یا T_1 هر مقدار از WR دوری

T_1 در صورتی که $RD \cdot \phi_p$ حد دفعه است

T_2 در صورتی که T_2 ~~تیمه با این دارا~~ ~~در صورتی که~~ ~~در صورتی که~~ ~~در صورتی که~~

رو به چپ
 مبنای T_2 در صورتی که T_2 در صورتی که

T_1 و T_2 در صورتی که BL در صورتی که

BL در صورتی که

در صورتی که BL در صورتی که


T_2 در صورتی که T_2 در صورتی که

T_2 در صورتی که T_2 در صورتی که

BL در صورتی که BL در صورتی که

BL در صورتی که BL در صورتی که

BL در صورتی که BL در صورتی که



با برتبه‌های بالا (بیم)، غیره not مفرقینم باید جداً not

قدار برهیم، مقدار واقع را برده

حیون دنیا یک است . ————— و لنا تقدیم خاصه برده

و لنا تقدیم خاصه برده
مقدار می دهیم در هر حال
ز فیه لا شکی

در حازک و فیه هر دو تا یک زمان

صرف فردوس حفظی کنند (= در زمانه هر از زمانه دائم)

رضش نیم نفر دوباره داده را نیز از هم در وقت با مقدار

احضوا کنند

ا کفایت بفرقی این است که بنا بر رضش دارد


انها کمال است از هر چه بدتر است

توانست را که صرف نمی کند و فیه هر اندکی زمانها با هم دهیم

با اینها باید رضش نیم انقدر در وقت کمال است چه کتب است

مقدور است که نتواند آنها را از این هم برهنند

DRAM کی ترقیب



در طراحى در نطرحى كه پهنى بخازن بزرگ اى در نرد
 هم طوله كه قدرت بتوانند شى و ز بانه لاند
 خازن اى ادمى شود.

write

WL فعال شى داده را در BL مى نذاريم

↓
 تداوم بتوسط عبور روئى مى شود.

هر دم كه در BL باشى در خازن هم نذارى.

و WL غير فعال مى نيم.

مقدار در BL مى نذاريم Data رو خازن قرار دارى.

خواندن

مبغض است. BL را پهنى شى و تداوم نيم

WL فعال مى نيم.

هر دم داريم BL مقدار خازن را مى نيم.

هر دم نداشتيم خازن را مى نيم.

هنگام خواندن نبردها است (یعنی در هر یک از نبردها)

وقتی خواندن نبردها است (که در آنجا که حافظه دارد)

↓
حافظه زیاده است.

• یعنی DRAM کند است.


• نیاز به برقراری آدرسها دارد.

• ۶۱ مدار کند است.

فصل 4 تاندیسو، های اقبس و متعلق های اقبس

برآن (BJT)

فردم اراج - این صفت (ت) β \rightarrow bjt




\rightarrow bjt


ت: (ت) اورد مقدار پیوند

p, n, n در این مدل npn در ع

عده این است β تا اورد دریم




پیوندهای p, n ای ای اورد



دوره ساخت

اند E اقبس β \rightarrow pnp



واردی p, n های اقبس من MOSFET


p, n, c اقبس عملی کردند - این p, n من عملی است

۴ nPN دارنوی لایم

بر حسب این دیدگاه در وضعی با این حالات مختلف انجام می شود.

| وضعیت ترانزیستور | وضعیت BC | وضعیت BE | |
|------------------|----------------|----------------|--|
| cut off | Reverse مغز | Reverse مغز | $I_B = I_E = I_C = 0$ |
| Forward active | Reverse | forward | $I_{BC} = \beta_f I_B$ $\beta_f > 1$ |
| saturation | Forward | forward | $I_C = \sigma \beta_f I_B$ $\sigma < 1$ $I_E = I_B + I_C$ |
| Reverse Active | Forward | Reverse | $I_{E\beta} = -(1 + \beta_R) I_B$ $\beta_R < 1$ $I_E = I_B + I_C$ E, C مغز B مغز |

① اگر در وضعی مغز با هم کل ترانزیستور قطع می شود



از همین است که می بینیم

⑫ اگر BE در وضعیت روشن باشد ← Forward متعین

BC مقفول در این وضعیت تراز بتقویم و فعال متعین است.

اگرچه اهم مقدار صبرانه را بدست می آوریم.

$$I_c = \beta \neq I_B$$

با ضرب β نفع دارد.

I_E

لا ضرب بره

مکن تدره عملی کند

صاحب رو به راه است پس دارد هر طور.

دیور BE روشن است.

⑬ اگر هر دو دیور روشن باشند. تراز بتقویم و وضعیت اشباع می رود.

$$I_c = \beta \neq I_B$$

با اضافه اشباع است.

$(\beta > 1)$ (همیشه)

با اضافه اشباع مقدار α را دارد.

$$I_E = I_B + I_C$$

در مدار مقادیر تراز است.

⑭ $\beta \neq C \neq R \leftarrow BE$ و وضعیت Reverse

active

این حالت که پیش می آید یعنی تمام bios با آن طرف است

این حالت که پیش می آید در وضعیت Reverse $\beta \neq R$ را دارد.

حالا وقت صبرانه است پس هر طور

جریانهای I_E ، I_C و I_B همند.

معمولاً در ترانزیستور در حال مستقیم یا اشباع بریکاتی نیم

(فعال) به نیت منظورمان I_C و I_E است.

اندازه‌های معکوس مدنظرمان در ترانزیستور

جریانهای I_C و I_E در ترانزیستور معکوساً:


| | |
|-----------------------------|--|
| $V_{BE} (forward) = 0.7$ | } اندازه‌های معکوس عدد ندارد از این عددها استفاده نمکنند مقدار این عددها در ترانزیستور کمی متفاوت است. |
| $V_{BE} (saturation) = 0.8$ | |
| $V_{CE} (sat) = 0.2$ | |

بر حسب وضعیت دیود. تفاوتی در V_{BE} قرار می‌گیرد مشخص شود.

اعماله نیم

از این متنوع می‌تواند در R_{T1} است.

انتقال Resistor Transistor Logic RTL



از تقاربت و تفاوتی در شکل گرفته

معدلهای کسدهی RTL را بررسی کنیم

و نتایج ورودی Low اعمال می کنیم

تا وقتی ورودی $V_{in} = 0$ روشن نشود. تفاوتی در خروجی است خودی است


مقدار ورودی از حدی که نیم تا یک اندازه را داشته باشد $V_{in} < V_{BE}$ روشن می شود

در وضعیت فعال مستقیم مقدار می برد. $V_{CE} - R_C I_C$ تا اینجا

و نتایج ورودی زیاد کنیم تا تفاوتی در سطح برود $V_{in} > V_{BE}$ و مقدار ورودی شود

خود V_{CE} می شود و نتایج $V_{CE} < V_{BE}$ چون سطح است

$V_{CE} < V_{BE}$ خودی انتقال Low است. Low صفر است ۰ است



توانند تغییر را به نام Q می خوانیم

که به آن مقدار می گویند

V_{OH} : $V_{in} < V_{th} \rightarrow Q(off) \Rightarrow V_{out} = V_{OH} = V_{CC}$
 به خاطر bE

V_{IL} : $Q(f.A) \quad V_{in} = V_{IL} = 0.7$

تغییر V_{in}

- از V_{in} بعد از وضعیت
- توانند تغییر می خواهد روشن شود
- حال مستقیم می شود
- V_{BE} می خواهد روشن شود

on \rightarrow اشیاء \leftarrow را مشخص می کنیم

مقال مستقیم را با on همراه نشان دهیم

V_{OL} : $Q(sat) \quad V_{out} = V_{OL} = V_{CE}(sat) = 0.2$

وردن را قدر زیاد کنیم تا از تغییر اشیاء رسیده

V_{IH} : $V_{in} = R_B I_B + V_{BE}(sat)$

مصرفه مستقیم و اشیاء است - مقدمات
 و تغییر در Q می شود

$I_B \rightarrow I_C$ از $I_C = \beta I_B$

آنها β است و در حد $\beta = 1$ است

$I_C = \frac{V_{CC} - V_{CE}(sat)}{R_C}$

آنها I_C را به دست می آوریم
 I_B به دست می آوریم

$$V_{in} = V_{IH} = \frac{R_B}{\beta R_C} [V_{CC} - V_{CE(sat)}] + V_{BE(sat)}$$

$V_{BE} = 0.7V$ در وضعیت اشباع می رود $R_B I_B$ هم داریم می توان
 چنان می شود. (صفتاً 0.7V نیست چون $R_B I_B$ صریحاً می شود)

از فرمول های معادله تنظیم را می توانیم I_B را بدست بیاوریم.

اگر مقادیر سبزر $V_{BE} = 0.7V$ یعنی 0.7V کافی بود تا اشباع شود.

در نقاط بحرانی V_M داریم باید قرارداد هم
 $V_{in} = V_{out}$
 رابطه جریان معادله تنظیم را برای $I_C - I_B$ و تقویم در دست V_M

برسیم. در BJT ها زاویه V_M کار ندارد، چون V_M را در دست
 کار دارند.


تا بعد از مختلف می توان پیاده سازی کرد. آنگاه این پیاده سازی می کنیم

NAND, NOR پیاده سازی می کنیم. هدف از این فرم NAND
 NOR

می توانیم در پیاده سازی (=) کار دو تابع را می توانیم

NOR

عقد تداثر تقویرها، فرمولی در نظریه داریم



حالا همه هم وصل می شوند

برای ورودی در نظریه داریم:

| V_1 | V_2 | V_{out} |
|-------|-------|-----------|
| L | L | H |
| L | H | L |
| H | L | L |
| H | H | L |

الدرودی ها L باشند تداثر تقویرها

خارجی BE نمی تداثر در

نور ← فرقی ← V_{cc} ← H

بعضی اندیشه هم از ورودی ها H باشد

تداثر تقویر را، اشیاع

V_1 ← L ← خارجی

مورد

اندیشه هم H باشند تداثر تقویرها

فرقی L است

مقدار CE اشیاع

روصنیت اشیاع است و صون هم موازی

تداثر. کل فرقی هم مقدار CE اشیاع را دارد است

سهولت در رسم مدار با استفاده مناسب توانیم انجام دهیم.

از V_{IL} تا V_{IH} داریم که $V_{IH} + V_{IL} = V_{CC}$ است.

$V_{IH} = V_{CC} + R_B I_B$ که در این فرمول I_B می شود.

که ضرایب در دسترس است.

در این مدار $V_{IL} + V_{IH} = V_{CC}$ است.

NAND

هر طبقه را با طبقه بعدی وصل کنیم
 افزودن E را با اتصال به زمین
 و خروجی را از C می گیریم.

| | V_1 | V_2 | V_{out} |
|---|-------|-------|-----------|
| ① | L | L | H |
| ② | L | H | H |
| ③ | H | L | H |
| ④ | H | H | L |

① هر دو ورودی خروجی مقدار H دارد.


② $V_1 \leftarrow Q_1, L \leftarrow Q_2$ خروجی

$V_2 \leftarrow H$ BE مستقیم باشد در این مدار

دارد اما چون از بالا قطع است.

مروص بودن و نبودن تا کمر ندارد.

عملی تر از اینطورها خاتمه است.



④ هم تریانگولر ها در صیغه اشیاع ← فردی صیغه CE اشیاع

اشیاع تریانگولر هم داریم ← ما هم خود

④ که طرفی اشیاها هم در صیغه اشیاها تریانگولر هم داریم و صیغه اشیاها

اشیاها هم صیغه اشیاها

هم در صیغه داریم در تریانگولر ها برای NAND داریم

Fan in برای NAND

ما نباید بدانیم ما را در این مورد

$$n V_{CE} (\text{forward}) < V_{BE} (\text{forward})$$

$$\boxed{n < \frac{V_{BE} (\text{forward})}{V_{CE} (\text{sat})}} \Rightarrow n = 3$$

در این جا اشیاها هم در صیغه اشیاها هم در صیغه اشیاها


در این جا اشیاها هم در صیغه اشیاها هم در صیغه اشیاها

برای NOR این مشکل را نداریم و در خودی هم ما در صیغه اشیاها هم در صیغه اشیاها

اشیاها V_{CE}

RTL Fan out بر پایه مقدار ولتیه RTL

در خروجی بر پایه ولتیه و مقدار ولتیه هم در خروجی صورت است.



ولتیه و خروجی را بر پایه ولتیه و مقدار ولتیه هم در خروجی صورت است.
 ولتیه و مقدار ولتیه هم در خروجی صورت است.
 ولتیه و مقدار ولتیه هم در خروجی صورت است.

V_{out} و V_A این مقدار ولتیه را تعیین می کند.

V_A اگر L باشد یعنی ولتیه ورودی H در خروجی Q است.
 f_L نمی تواند هیچ کدام را در خروجی کند.
 Q_1, \dots, Q_n در خروجی.

در حالت ولتیه V_A : Low $\rightarrow Q_1, \dots, Q_n$: off
 $Q(sat)$

V_A : high $\rightarrow Q_1, \dots, Q_n$: sat
 $Q(off)$ $V_{in} = Low$

مقدار ولتیه

$$\frac{V_A - V_{CC}}{R_C} \geq I_{B1} + I_{B2} + \dots + I_{Bn}$$

$$I_{B1} = \frac{V_A - V_{BE(sat)}}{R_{B1}}$$

$$R_{B1} = R_{B2} = R_{B3} = \dots = R_{Bn}$$

↖
همه برابرند

$$\frac{V_A - V_{CC}}{R_C} \geq \frac{V_A - V_{BE(sat)}}{R_{B1}} \quad n \Rightarrow$$

$$n \leq \frac{\frac{V_A - V_{CC}}{R_C}}{\frac{V_A - V_{BE(sat)}}{R_{B1}}}$$

از V_A هم داریم مقدار مشخص
می‌شوند ترانزیستورها (استیج =)

V_{BE} استیج دارند

اما، n مقاومت با هم موازی هستند.

$$R_{total} = R_{B1} \parallel R_{B2} \parallel \dots \parallel R_{Bn}$$

چون همه ترانزیستورها استیج

$$R_{total} = \frac{R_{B1}}{n}$$

هستند پس R_{B1} مقاومت

$$I_{R_{total}} = \frac{V_A - V_{BE(sat)}}{R_{B1}/n}$$


از بیرون V_A وصل هستند.

داخل ترانزیستور و مقاومت BE استیج می‌توانیم تقسیم هم موازی می‌شوند

مقاومت موازی هم در استیج

V_A ← محدود است مقادیر محدود است .

از V_{IH} به بعد به مقدار H می آید .



اند V_{OH} به V_{OL} می رسد .

مقدار زمانی است که در آن مقدار H

پایه به کانتر است V_A V_{IH} در معرکته RTL است

آدریم $V_A = V_{IH}$.

گذرین مقدار V_A برای مخرج است که در آن مقادیر V_{IH} است


و محدود است به V_{OH} .

برای RTL ، TTL — به همین روش است V_{OH} .

روند کار به همین صورت است در خروجی ها مقادیر V_{OH} .

تذکره معرکته است :

الف) بدون بار مخرج یعنی اینکه V_{OH} مقدار V_{OH} است



توان متوسط ← average ← میانگین توان بار و توان مصرفی ←

میانگین توان بار و توان مصرفی ←

$$P_{cc\ avg} = \frac{I_{OH} + I_{OL}}{2} V_{CC}$$

I_{OH} : میانگین جریان خروجی در حالت V_{OH}

$$V_{OH} : Q(\text{off}) \Rightarrow I_C = I_{OH} = 0$$

$$V_{OL} : Q(\text{sat}) \Rightarrow I_C = I_{OL} = \frac{V_{CC} - V_{CE(sat)}}{R_C}$$

$$P_{cc} = \frac{V_{CC} - \frac{1}{2} V_{CC}}{R_C}$$


میانگین توان بار و توان مصرفی

میانگین توان بار و توان مصرفی

R_C collector

توان بار و توان مصرفی در خروجی قدری بیشتر از توان بار و توان مصرفی در ورودی است

توان بار و توان مصرفی در خروجی قدری بیشتر از توان بار و توان مصرفی در ورودی است



Q_1 — Q_n — Q — Q_{off} ← Q
 $\underline{V_{OH}}$ ↗
 در مدار Q ها تریستور

جریان ورودی در خروجی در لحظه روشن شدن Q جاری می شود.

$$I_{OH} = \frac{V_{CC} - V_{BE}(sat)}{R_C + R_B/n}$$


در نظر داریم R_{total}

در تریستور با I_{CE} نیز
 مقایسه


$V_{OL} : Q(sat) \rightarrow$ همه تریستورها در حالت اشباع
 $I_{OL} = \frac{V_{CC} - V_{CE}(sat)}{R_C}$
 Q_1 — Q_n — Q_{off}

$$P_{CC avg} = \frac{\frac{V_{CC} - V_{OL}}{R_C + R_B/n} + \frac{V_{CC} - V_{OL}}{R_C}}{2} \cdot V_{CC}$$

Diode transistor logic DTL منطق



ورودی اشباع دارد -
 اولین نتایج بررسی می کنیم صفر است که است
 و صفر است که



؟ ورودی - مقدار پایین
 و V_{OH} به V_{OL} max
 مقدار و می بینیم عددی می بیند

آر لا به هم : $V_{OH} : V_{in} : Low \approx 0$

رابطه V_{OH} و V_{OL} در لحظه t_1 می توانیم از V_{OH} و V_{OL} می توانیم از t_1 می توانیم

رابطه V_{OH} و V_{OL} در لحظه t_1 می توانیم از V_{OH} و V_{OL} می توانیم از t_1 می توانیم

می بینیم V_{OH} و V_{OL} در لحظه t_1 می توانیم از V_{OH} و V_{OL} می توانیم از t_1 می توانیم

۷. هم V_{DL} و فواهد را بقایند و V_{DL} را روی ترانزیستور بنویسند.

۹. ترانزیستور را در حالت V_{BE} را بیان من بویس بنویسند (بار ورودی L

ترانزیستور V_{BE} خاصیت است. Q خاصیت است \leftarrow خروجی H \leftarrow

$$DI(on) \rightarrow V_{x2} = V_{DL}(on) + V_{BE} = 1.7$$

$$V_{DL}(on) + V_{BE}(for)$$

$$1.7 + 1.7 = 3.4$$

$$Q(LOFF) \Rightarrow V_{out} \rightarrow V_{OH} = V_{CC}$$

ورودی را V_{BE} بنویسند که V_{BE} ورودی را از V_{BE} بنویسند تا ترانزیستور

در حالت فعال مستقیم، V_{BE} و V_{CE} است.

$$1.7 + 1.7 = 3.4$$

در حالت V_{BE} بنویسند که V_{BE} ورودی را از V_{BE} بنویسند تا ترانزیستور

در حالت V_{BE} بنویسند که V_{BE} ورودی را از V_{BE} بنویسند تا ترانزیستور

$$\boxed{V_{IL}} : Q(on) \text{ و } Q(for) \text{ بنویسند که } V_{BE}$$

$$V_{x2} = V_{DL}(on) + V_{BE}(for) = 1.7 + 1.7 = 3.4$$

$$DI(on) \Rightarrow V_{x2} = V_{in} + V_{D}(on) \Rightarrow V_{in} = 1.7$$

در V_{IH} و V_{IL} فرایم \leftarrow V_{OL} و V_{OH} \leftarrow forward active \leftarrow V_{CC}

در نتیجه امپدانس داریم V_{OL} برابر با V_{OH} است.

از طرفی $D I$ روشن است \Rightarrow بازتابش ورودی V_{OL} \leftarrow V_{CC}

$$V_{OL} = \frac{V_{OH} + V_{OL} \cdot \frac{R_{in}}{R_{out}}}{1 + \frac{R_{in}}{R_{out}}}$$

$$\Rightarrow V_{in} = 0.7$$

وقتی V_{OL} با V_{OH} و V_{OL} \leftarrow Forward امپدانس

و آن ورودی با بازهم امپدانس V_{IH} \circ

زمانی که بازتابش امپدانس فعال است.

$$Q(sat) \Rightarrow V_{OL} = V_{OL} + V_{BE}(sat)$$

$$\Rightarrow V_{OL} = 0.7 + 0.7 = 1.4$$

$$D I \Rightarrow V_{OL} = V_{in} + V_{OL} \Rightarrow V_{in} = V_{IH} = 1.4$$

نمی‌تواند V_{IH} با V_{IL} فقط از است.

$$V_{OL}: Q(\text{sat}) \Rightarrow V_{out} = V_{CE}(\text{sat}) = 0.2$$

اگر حاشیه نویز بار را بایزن نخواهیم

$$NMH = |V_{OH} - V_{IH}| = 0.8$$

$$NML = |V_{OL} - V_{IL}| = 0.15$$

معرفش اشغال دارد یعنی در منطق بالا می توانیم تا 0.2 ولت نویز وارد کنیم. در پایین مقدارش هم کم است. یعنی نامتقارن است.


تبدیل نویز به نویز (نویز نویز) هم نزدیک باشند (نویز نویز) در حدی که قابل قبول است

در نویز و تغییرات حاشیه نویزها را می بینیم بجای این حاشیه نویزها متقارن شوند و اندک تفاوت نداشته باشند.

DTL (اصطلاح شوره)

R_D تا نیم روی و سایر مدارها تا نیمی بر این مدار است و می توانیم

تحقیق بار را به کمک سرعت می رویم در هر ... تا اینکه از خودی در هر ...
 و تا نیمی بر این مدار است و می توانیم



نویز نویز

$$V_{OH}: V_{in} = \text{Low} \approx 0 \rightarrow D_I(\text{on}) \Rightarrow V_x \approx V_{cc} +$$

$$V_O(\text{on}) \Rightarrow V_x = 0 < V_{cc}$$

$$V_{DL1} + V_{DL2} + V_{BE}(\text{for})$$

$\cdot V \quad \cdot V \quad \cdot V \quad = V_{cc}$

$$\Rightarrow Q(\text{off}) \Rightarrow V_{out} = V_{OH} = V_{cc} = 5$$

$$V_{IL}: Q(\text{for}) \Rightarrow V_x = V_{DL1}(\text{on}) + V_{DL2}(\text{on}) + V_{BE}(\text{for})$$

$$\Rightarrow V_x = 0.7 + 0.7 + 0.7 = 2.1$$

$$V_{OH}, D_1 \rightarrow 0.1 = V_x = V_{in} + V_O(\text{on}) \Rightarrow V_{in} = 4.6$$

$$V_{IL} = 1.1$$

$$V_{IH}: Q(\text{sat}) \Rightarrow V_x = V_{DL1}(\text{on}) + V_{DL2}(\text{on}) + V_{BE}(\text{sat})$$

$\cdot V \quad \cdot V \quad \cdot V$

$= 2.1 \quad \wedge$

$$V_{OH}, D_1 \Rightarrow 2.1 = V_x = V_{in} + V_O(\text{on}) \Rightarrow$$

$$V_{in} = V_{IH} = 1.8$$

بما أن $V_{BE}(\text{sat}) = 0.7$ ، فإن $V_{IL} = 1.1$ (بما أن $V_{BE}(\text{sat}) = 0.7$)

$$V_{OL}: Q(\text{sat}) \Rightarrow V_{OL} = V_{out} = V_{CE}(\text{sat}) = 0$$

اندازه‌های با هم مقایسه شود. یک ورودی در این مدار به عنوان ورودی مشترک

در ورودی یکی از این ورودی‌ها با هم و در ورودی باقی‌مانده، این ورودی

$$NMH = V_{OH} - V_{IH} = 1.8$$

$$NML = V_{OL} - V_{IL} = 1.2$$

گفته شد: برای مدار اتصال به Fan out این است.

$$R_D = R_B = 5K\Omega$$

$$R_C = 2.2K$$


$$V_{CC} = 0V$$

$$\beta = 4$$

$$\delta = 1$$

DTL & NAND

DTL ایگزیریم : NAND چه نوع است : نوع



من V3 D2, P1 و V3
این چه نوع است؟

| V_1 | V_2 | D_1 | D_2 | R_L | Q | V_{out} |
|-------|-------|-------|-------|-------|-----|-----------|
| L | L | on | on | off | off | H |
| L | H | on | off | off | off | H |
| H | L | off | on | off | off | H |
| H | H | off | off | on | sat | L |

(نوع)

transistor transistor logic



TTL

لا منطق ترانزیستوری است . دیود مدارم . دیود کندی کند .

ترانزیستور کندی ۲ تا دیود است .

TTL با این ۲ حالت . بهی دریا دیود کندی ترانزیستور کندی کند .

مدرسة الشهيد
TTL



استعمال در و سوا توصیل لای رهم. Q_I در V_{IL} و V_{IH} و $V_{CE} < V_{CE(sat)}$ و $V_{CE} > V_{CE(sat)}$ و $V_{CE} = V_{CE(sat)}$ و $V_{CE} < V_{CE(sat)}$ و $V_{CE} > V_{CE(sat)}$

$$Q_O = V_{CE} = V_{CE(sat)} = V_{in} + V_{CE(sat)}$$
$$V_{in} < V_{IL} \Rightarrow Q_O = V_{CE(sat)}$$
$$V_{in} > V_{IH} \Rightarrow Q_O = V_{CE(sat)}$$
$$V_{in} > V_{IH} \Rightarrow Q_O = V_{CE(sat)} + V_{CE(sat)}$$

اگر $V_{in} > V_{IH}$ باشد Q_I استیع باشد.

Q_O رسته سیر $V_{CE} < V_{CE(sat)}$ و $V_{CE} > V_{CE(sat)}$ و $V_{CE} = V_{CE(sat)}$

نصف از $V_{in} < V_{th}$ و نیم از $V_{in} > V_{th}$

Q_0 در $V_{in} < V_{th}$ و Q_0 در $V_{in} > V_{th}$

از $V_{in} > V_{th}$ Q_0 در $V_{in} > V_{th}$ و Q_0 در $V_{in} < V_{th}$

BE $V_{ce} > V_{ce(sat)}$ و $V_{ce} < V_{ce(sat)}$

اگر $V_{in} > V_{th}$ از این نتیجه می‌گیریم که Q_0 در $V_{in} > V_{th}$ و Q_0 در $V_{in} < V_{th}$

برای $V_{in} > V_{th}$ و $V_{in} < V_{th}$ Q_0 در $V_{in} > V_{th}$ و Q_0 در $V_{in} < V_{th}$

| V_{in} | Q_0 | V_{ce} |
|-------------------|-------|--------------------|
| $V_{in} < V_{th}$ | sat | V_{ce} |
| $V_{in} > V_{th}$ | sat | $V_{ce} - R_C I_C$ |
| $V_{in} < V_{th}$ | sat | $V_{ce(sat)}$ |
| $V_{in} > V_{th}$ | RA | $V_{ce(sat)}$ |


این مدار یک مدار تقویت کننده است

$V_{OH} = V_{ce}$


$V_{OL} = V_{ce(sat)}$

V_{IL} : ...
 V_{IH} : ...

totempole TTL $L \rightarrow$... $H \rightarrow V_{CC}$ V_{in} } ITL



... Emitters ...



| A | B | Q ₁ | Q ₀ | √out |
|---|---|----------------|----------------|------|
| L | L | sat | off | H |
| L | H | sat | off | H |
| H | L | sat | off | H |
| H | H | RA | sat | L |

اگر دو BE ہوں تو BE سے تیار ہو کر BE بنے گا۔
 یعنی BE سے تیار ہو کر BE بنے گا۔

دو BE ہوں تو BE سے تیار ہو کر BE بنے گا۔
 یعنی BE سے تیار ہو کر BE بنے گا۔

BE سے تیار ہو کر BE بنے گا۔
 یعنی BE سے تیار ہو کر BE بنے گا۔


دو BE ہوں تو BE سے تیار ہو کر BE بنے گا۔
 یعنی BE سے تیار ہو کر BE بنے گا۔

دو BE ہوں تو BE سے تیار ہو کر BE بنے گا۔
 یعنی BE سے تیار ہو کر BE بنے گا۔

دو BE ہوں تو BE سے تیار ہو کر BE بنے گا۔
 یعنی BE سے تیار ہو کر BE بنے گا۔

دو BE ہوں تو BE سے تیار ہو کر BE بنے گا۔
 یعنی BE سے تیار ہو کر BE بنے گا۔

TTL
 توت پالے کے لیے باخروجی



| V_{in} | Q_1 | Q_2 | Q_3 | Q_4 | V_{out} |
|----------|-------|-------|-------|-------|-----------|
| L | sat | off | off | on | H |
| H | RA | sat | sat | off | L |

کے ساتھ ساتھ درج ذیل H, L کے ساتھ ساتھ اس کے لیے ایک ایسی ہی شکل دیکھیں

یہ ہے

Q_1 , Q_2 , Q_3 کے ساتھ ساتھ $V_{in} \leftarrow Q_1$, Q_2 کے ساتھ ساتھ Q_3 کے ساتھ ساتھ

Q5 خاموش ہے BE ایجنٹوں کو دیکھنا اور دیکھنا ہوگا۔
انہوں نے دیکھنا ہے۔
Q6 خاموش ہے

Q7 انگریزی تفسیر - RC کے تدارک دیکھنا ہے۔

BE دیکھو۔
 $V_{BE} = 1.7V$
انہوں نے 110 وولٹ سے کم دیکھا ہے۔
Q8

Q9 دیکھنا ہے RC کے تدارک دیکھنا ہے۔
مقررہ RC، RB، RC کے تدارک دیکھنا ہے۔

$$V_{CC} - V_{BE} - V_D - RC I_{base}$$

(Q9)
آراء I_{base} سے متعلقہ۔
 $V_{OH} = V_{CC} - 12V_D$

درج ذیل کے لیے انا کے لیے۔

انہوں نے RC سے متعلقہ۔

دیکھنا h_{FE} سے متعلقہ۔

پاور ایفیکٹ $P.O$ یا $P.D$ کے لیے انا کے لیے انا کے لیے۔

دیکھنا h_{FE} کے لیے انا کے لیے۔

در این جا در مورد مقاومت محدودیت نذاع. محدودیت Φ برانندستور
 به اشیاع بردن کبرنورد.

Φ اشباع Φ_0 اشباع

$$0.18 + 0.18 + 0.17$$

Φ خاموش است.


$$V_m = V_{CE(sat)} + V_{BE(sat)}, 0$$

\leftarrow است $0.17 + 0.17$

دید را از نظر نذاع Φ من توانت روشن کرد.

و به اورد. Φ خاموش.

خروجی Φ_0 (اشباع) V_{CE}



توانت استور آفر به اورد من است.

| V_{in} | Q_1 | Q_s | Q_o | V_{out} |
|----------|------------|-------|-------|---------------------|
| L | sat | off | off | H-I |
| H | RA خارج | sat | sat | L ($V_{ce}(sat)$) |

وقت دورہ Low ات Q_1 ← اسیج

Q_o خارج Q_s خارج

خروج ← (H-I) ات

وقت کے H-I میں فراہم کیے جانے والے انسانی

قوت کے H-I میں زیادہ دقتیں۔ حالات کا یہ کہ انسان کی فریب ہے

open collector ات سے Low کی رہے


H پریم۔ فراہم کرنے کے لئے بار بار کنٹرول دینے سے

open collector

ات

at P.V. پریم بائیں جانب k_1 k_2 اور k_3 کے لئے

دولت پریم بائیں جانب H-I فریب H رہے



بائیں جانب کے لئے اس کے لئے P.V. پریم


at P.V. پریم بائیں جانب

طراحی گیت TTL

multiple B و C NAND

open c TTL: خروجی open c

open c به معنی خروجی باز است



در خروجی پ.و. (pull-up) به معنی خروجی باز است. در خروجی پ.و. (pull-down) به معنی خروجی بسته است.

(wired and) . wired and $V_{out} = \overline{A \cdot B}$


| A | B | Q _{1A} | Q _{5A} | Q _{1B} | Q _{5B} | Q _{6B} | V _{out} |
|---|---|-----------------|-----------------|-----------------|-----------------|-----------------|------------------|
| L | L | sat | off | off | sat | off | H |
| L | H | sat | off | off | RA | sat | L |
| H | L | RA | sat | sat | sat | off | L |
| H | H | RA | sat | sat | RA | sat | L |

$\overline{A+BC}$ - $\overline{A+B+C}$ mux $\overline{A+B}$

$\overline{A+B}$ x NOR $\overline{A+B}$ open collector ; $\overline{A+B}$

totempole

NOR $\overline{A+B}$ TTL



$\{ \text{سه شنبه, چهارشنبه, پنجشنبه} \}$ \rightarrow Q_A
 $\{ \text{یکشنبه, دوشنبه, سه شنبه} \}$ \rightarrow Q_B
 $\{ \text{پنجشنبه, شنبه, یکشنبه} \}$ \rightarrow Q_P
 $\{ \text{دوشنبه, سه شنبه, چهارشنبه} \}$ \rightarrow Q_S
 $\{ \text{یکشنبه, دوشنبه, سه شنبه} \}$ \rightarrow Q_0
 $\{ \text{سه شنبه, چهارشنبه, پنجشنبه} \}$ \rightarrow Q_{out}

در جدول زیر

| A | B | Q_A | Q_S | Q_B | Q_P | Q_0 | Q_{out} |
|---|---|-------|-------|-------|-------|-------|-----------|
| L | L | sat | off | sat | off | on | off |
| L | H | sat | off | RA | sat | off | sat |
| H | L | RA | sat | sat | off | off | sat |
| H | H | RA | sat | RA | sat | off | sat |

Q_P روشن بودن لامپ است که با این استیج است. روشن بودن لامپ

Q_S چون استیج است مرتبه Q_0 استیج برود.

این استیج C را هم روشن کنیم و با C استیج برود.

$\{ \text{یکشنبه, دوشنبه, سه شنبه} \}$ \rightarrow Q_A
 $\{ \text{سه شنبه, چهارشنبه, پنجشنبه} \}$ \rightarrow Q_B

Q_P, Q_0 دو استیج استیج را اند.


$\{ \text{یکشنبه, دوشنبه, سه شنبه} \}$ \rightarrow Q_A
 $\{ \text{سه شنبه, چهارشنبه, پنجشنبه} \}$ \rightarrow Q_B

$$Q_{out} = \overline{A} \cdot \overline{B} = \overline{A+B}$$

$F = \overline{AB + CD}$ \rightarrow totempole \rightarrow باستادس

لاطر اصلیند (ماضی است از یقه ای امیر استعاره نین)
 And گس \rightarrow که در سورد

totempole \rightarrow درج، FANOUT



V_o : high \rightarrow سورد، FANOUT \rightarrow درج (از نظر سورد)

V_o : Low \rightarrow نسیته سورد، قابلیت درخوردی سورد

ام $V_o \leftarrow$ high \rightarrow Q(**) در دست RA سورد

$F =$ جریان سورد سورد در 6، سورد سورد سورد سورد

- V_o : Low
- Q(**) sat
- Q1 RA
- Q3 sat
- Q(*) : sat

حساب جریان خروجی در حالت اشباع

$$I'_{IL} = \frac{V_{CC} - V_{BE, *}(sat) - V_{CE, *}(sat)}{R_B}$$

$$\eta = \frac{I_{OL}}{I'_{IL}}$$

پ
توان خروجی

توان خروجی I_{OL}

$$I_{OL} = I_{C, *} = \beta I_{B, *}$$

توان خروجی
توان ورودی

$$I_{B, *} = I_{E, s} - I_{R, D}$$

$$I_{E, s} = I_{B, s} + I_{C, s}$$

$$I_{R, D} = \frac{V_{BE}(sat)}{R_D}$$

$$I_{B, s} = I_{C, s} / \beta = (\beta R + 1) I_{B, *}$$

$$I_{B, *} = \frac{V_{CC} - V_{B, C, I}(R) - V_{BE, s}(sat) - V_{BE, *}(sat)}{R_B}$$

$$I_{C, s} = \frac{V_{CC} - V_{CE, s}(sat) - V_{BE, *}(sat)}{R_C}$$

توان خروجی و توان ورودی و توان تلفات

توان خروجی

طراحی سیستم منطقی با TTL :

۴ مدل از اتصالات open collector

انواع اتصالات Direct and open collector

multiple E در ورودی عبارتی در خروجی یعنی NAND

انچه با هم به جای اتصالات multiple E در خروجی عمل می کند

تفاوت این دو در این است که اتصالات NAND و Totem pole



AND ای رینگ

تفاوت این دو در این است که NAND multiple E عبارتی در not ای رینگ

