Subject :
Year . Month . Date . ( )





Subject:
Year. Month. Date. ( )

برای درستی P استفاده می‌کنیم.
↙
pull up network می‌شود.

آند clk در طبقه اول $\overline{clk}$ در طبقه دوم می‌گیریم
ضدضعیف اولی وارد دومی به عنوان ورودی وارد می‌شود. خودشو هم
ممکن است input دوشه باشه.

این شکل هم آند بندیم مشکل ایجاد نمی‌شود.

همونو بیتم فقط کمک pmos بذاریم در مدار 2.

اگر $clk=0$ ← پیش‌رونده ← مدار ①
مدار ② (not)
$clk=1$ ⇐ پیش‌رونده مدار ② ⇐ ضدضعیف است.

$clk=1$ ← مدار ① ← طبقه ورودی

p.D درصد ارزیابی قدار دارد.

مدار ② $\overline{clk}=0$ pmos روشن است.
p.u شده
در مدار بیتای است.

PdPCO

Subject:
Year. Month. Date. ( )

مبلغ تاخیر پیاده شده مدار ضربه می دهد بنابراین تاخیرها اهمیتی ندارند.

تمرین: چرا تاخیر پیاده سازی می شود؟



یکی از ورودی های pmos دوم از اولی آمده و ورودی های دیگر هم مشابه دارند.

pmos یک شروع می شود. وقتی که پیش از موعد نوشته شده (بعضی np-cmos صفر)

روشن شوند عملا با عکس کردن هر p تاخیر جبران شده.

p با صفر روشن می شود. یک بیت کنترل داری کند.

ضرب بیتی با دقت خودش را می دهد.

PqPCO

Subject:
Year. Month. Date. ( )

آخرین نوع از مدارهای پویا:

۱- منطق C^2MOS

انواع از: 2cmos دینامیک هم استفاده می‌کنیم.





تغذیه‌ای دارد شبیه از mosfet های نوع n.
و ورودی هم در شبکه pull down.

Subject :
Year . Month . Date . ( )

وقتی $clk = 1$ ترانزیستور pmos ، nmos روشن هستند

عملگر cmos اجرا می‌شود . $\overline{a+b}$ را اجرا می‌کند یعنی NOR را اجرا می‌کند .

وقتی clk یک است ترجیح با ورودی می‌دهد . ⇐ در مدار زیر مقدار دار

$clk = 0$ pmos خاموش است .

مقدار قبلی خروجی را حفظ می‌کند . آنرا سیاه بود HI .

خروجی ندارد ⇐ چون در ورودی بعث می‌کنیم .

وقتی clk داریم در بحث بوده است .

$clk = 0$ ← مدتهاری عملگر قبلی حافظه عمل می‌کند .

هرگاه در مدار زیر درست حفظ می‌کند .

می‌توانیم سه مقدار در مدارهای بدهیم که خروجی خاص بدهیم

تا یک بازه‌ی زمانی ستیم ، خازن که از خروجی قرار می‌دهد مقدار

را در خروجی حفظ می‌کند در یک بازه‌ی زمانی از دست مقدار

را از دست می‌دهد .

P4PCO

Subject:
Year. Month. Date. ( )

CLK = 1 → مدار زبانه CMOS

CLK = 0 → حفظ داری

باعث شود مقدار خروجی مصرف کنان باشد باید در یک بازه های همه ترانزیستورها خاموش است و هیچ مقدار خروجی داریم (=0) یعنی حافظه ای داریم که خروجی دارد اما مقدار را نگه داشته

تعدادی NAND ، OR ، ... است ورودی و مالتی پلکسر 8x1 با استفاده از آن است انتقال پیدا کند.

۳ خط کنترل نیاز دارد.

حافظه ها

یکی از دسته بندی های حافظه

- استاتیک SRAM
- دینامیک DRAM

استاتیک: تقریبا همیشه بهش وصل است نیازی به refresh ندارد یک Data را دائم روش قرار دهیم.

PqPCO

Subject:
Year. Month. Date. ( )

دینامیک — DRAM

تمام وقت اینکه نداره به صورت

اینکه تمام سعی می‌کند اطلاعش را refresh نیز دارد.

SRAM

① اولین نوع حافظه Static RAM

عمدتاً از CMOS استفاده می‌کند.



مثال سازهای ترانزیستور رهای عبوری WL وصل می‌شوند.

worldselect line

یک سلول از حافظه را انتخاب می‌دهد.

دو NOT به صورت فیدبکی ثبت سرهم قرار می‌گیرند.

Subject:
Year. Month. Date. ( )

داده‌ای مثل یک منطقی را قرار می‌دهیم یک وارد می‌شود.

این not صفر می‌شود ← ضدش یعنی بوسیله not شود. و دوباره یک بیفتیم

پس آن یک را خط یک را نگه داریم و بدارم یک داخلش قرار می‌گیرد.

در صورتی که آن cmos یا بشه یا هنوز not نگیرد، بشه.

روشن بشه.

در مورد نوشتن یا write

کار ما برای این است که فیلدهای داریم می‌خواهیم سلول خاصی را

انتخاب کنیم وقتی بخواهیم بنویسیم یا بخوانیم کار مربوط به همان سلول

را فعال می‌کنیم.

BL مثبت داده‌ای می‌خواهیم بنویسیم یا وقتی خواستیم بخوانیم.

قرار است همان بدهد. مقدار عددی ذخیره کنیم یا ازش بخوانیم در BL

است.

مثبت نوشتن ابتدا کار را فعال می‌کنیم. سپس این دهیم.

PqPCO

Subject :
Year . Month . Date . ( )

خودداده را روی BL می‌گذاریم
وارونش را روی $\overline{BL}$ می‌گذاریم.

مقدار ① : +منفی را روی BL
0 منفی روی $\overline{BL}$ (قراری دهیم)

وقتی کلمه‌ی نویسیم سلف فعال است یعنی این کلید تراشستور عبور است کلید را روی کند.

کلید وارد و روی راست می‌شود.

صفر وارد ۵ چپ می‌شود.

کلید باعث می‌شود. T_2 روشن شود.

صفر باعث می‌شود T_4 روشن شود.

یک نیمه فعال می‌نیم مقداری گذاریم سپس سلف غیرفعال می‌شود. وقتی غیرفعال می‌شود دیودی داریم
تمیز مقدار از بیرون داخل می‌آید. همین مقداری گذاشت حفظ می‌شود.

این صورت T_2 روشن شده صفر می‌شود. صفر باعث می‌شود T_3 روشن شود.

یعنی یک صفر کند. اینها هم‌دیگر را تثبیت می‌کنند.

PAPCO

Subject:
Year. Month. Date. ( )

ابتدا

با یک و صفر که داریم T_2 و T_3 روشن شده و داده ها داریم.

منتها صفر و یک دارد و داده از قطعه ها دارد می‌رود تا ترانزیستورها روشن باشند.

آنگاه 1 و 0 وارد می‌کنیم.

$\overline{BL}$ ← 1 BL ← 0

تا اینجا قطعه درست درسیر.

0 وارد شده ← T_1 روشن می‌شود.

1 و 0 و 1 و 0 مقدار را حفظ می‌کند.

ورودی



Q

← هر مقداری را خواهیم می‌توانیم برهم.

مقدار خواندن

مقدار داخل حافظه را خواهیم خواند.

ابتدا BL و $\overline{BL}$ را HI می‌کنیم. مقداری روشن قرار نداشته باشد تا راه را فعال می‌کند. ← هرچه داخل نوشته باشیم از ترانزیستورهای عبور می‌شود و BL و $\overline{BL}$ قدرت می‌گیرد.

PqPCO

Subject:
Year. Month. Date. ( )

آند ۰ داشته باشیم $BL \leftarrow 0$ $\overline{BL} \leftarrow 1$ می‌فرستیم

و انتظار داشتیم $BL \leftarrow$ صفر

هرچه نوشتیم همان را می‌خوانیم هرچه در سلول ذخیره کرده بودیم

مقاومت مدارمان بسیار است باید مسیر طولانی را طی کند. مسیر طولانی

باعث می‌شود ولتاژمان افت کند.

ترانزیستور عبور $\rightarrow$ مثلاً آند ۵ ولت بدهیم. طرف دیگر $5-V_t$

ترانزیستور افت ولتاژ دارد. (۰ را خوب عمل می‌کند)

برای Support از مسیرهای طولانی بجای آمپ BL و $\overline{BL}$ را

HT کند. BL و $\overline{BL}$ را پیش شارژ می‌کند.

قبل از خواندن مداری که شارژ شده حالا آند مدار با شرط می‌خوانیم.

که همان پیش شارژ باقی می‌ماند.

آند مدار با شرط صفر بخوانیم خازن دشارژ می‌شود

پیش شارژ برای انتقال مقدار داده در مسیر طولانی است.



PaPCO

Subject:
Year. Month. Date. ( )

اشکال

تمان مصرفی ایستا دارد. تقذیه های دائم و نیاز بدهند ترانزیستورها روشن شوند. ولی در عوض ایستایی است اصطلاح به معنی ندارد و حافظه ترانزیستور کار کند و تقذیه ها دائم و نیاز برهد. مقدار خود را در خود نگه داشته باشد VDD را برهم و حال عمر ترانزیستور خاموش شد)

۳ ترانزیستوری DRAM

برای ما
عمق ۴ ترانزیستور است ولی چون ترانزیستور بالا در خود سلول کاری ندارد



T3 ، T2 ، T1 هایی می روند در همین عمق ۳ ترانزیستوری حذف شوند

PdPCO

Subject:
Year. Month. Date. ( )

ϕ_1 و ϕ_2 دو فاز هستند.

ناهمپوشانی: دو فاز هیچ وقت با هم یک نمی شوند.

ϕ_1 در بازه هایی که ϕ_2 صفر است مقدار دارد.



وقتی ϕ_2 روشن است ϕ_1 نباید مقدار '1' داشته باشد.

write

می خواهیم داده بنویسیم. ← WR با ϕ_2 باید فعال شود.

مقدار را روی BL قرار می دهیم.

ϕ_2 فعال | T_2 روشن | مقدار از T_3 می آید روی درین T_2
ϕ_1 غیرفعال |

عمق یک خازن داریم که از یک سمت خازن های خروجی T_3 و درین T_2 آی بی شده مقدار اروی خازن ذخیره می شود.

اگر بخواهیم صفر بنویسیم فرقی نمی کند باز هم T_3 نقش ترانزیستور

Subject:
Year. Month. Date. ( )

صفر دار دی کند صفر نوشته می شود.

یک بیت فعال می کنیم و بعد غیر فعال می شود. مقدار را داخلش نوشتیم.

مقدار در حافظه نوشته شده و دیتا در شین حفظ است. هیچ تغذیه ای

نداریم تا آن مقدار نمی کند تا موقعی که خواهیم بخوانیم.

بین ستنیل نوشتن و ϕ_2 سطل دارم and دیتا را

خواندن در ϕ_2

خواندن

در یک بازه زمانی ϕ_1 فعال می شود. ← خواندن تقویت

بایاس روشن می شود باعث می شود BL ← پیش شارژ شود.

بعد ϕ_1 غیر فعال سپس ϕ_2 و ستنیل خواندن

را فعال می کنیم.

BL پیش شارژ است مقدار دیتا h روی خازن قرار دارد.

ϕ_1 خازش WR خازش

مدت T_1 و T_2 را داریم

PqPCO

Subject:
Year. Month. Date. ( )

T_1 روشن است حرف $RD.\phi_2$ هم روشن است.

T_2 ← وضعیت T_2 شبیه این دارک هم چیزی روشن نوشته باشیم.

روی جازن

قبلاً اگر نوشته بودیم ← T_2 روشن می‌شود.

T_1 و T_2 روشن ← BL دیتا روشن می‌شود.

BL صفری شود.

نفی نوشته بودیم صفری خواهیم

T_2 ← قبلاً اگر صفر نوشته باشیم.

T_2 نمی‌تواند روشن باشد. خاموش است.

= اینپوت روی باقی می‌ماند که پیش داده بودیم، در BL.

= صفر نوشته بودیم اما می‌خوانیم.

هرچی نوشته بودیم not آن را می‌خوانیم.

RD. T_2 '1' on $\Rightarrow$ BL = '0'

'0' off $\Rightarrow$ BL = '1'

PdPCO

Subject:
Year. Month. Date. ( )

باید تعداد دفعاتی که not می‌خوانیم باید بعد از not

قرار بدهیم که مقدار واقعی را بدهد

چون دینامیک است. ——— ولی از قبل خانه‌ش را نمی‌دانیم

ولی از قبل می‌دانیم

مقداری را هم روی خازن

ذخیره کرده باشد.

پس خازن ذخیره می‌شود تا کی زمان

بعد خودش خالی کند (= دوباره ها را زمان دارد

خودش نمی‌فهمد دوباره داده را آنجا ذخیره کرده تا مقدار

را حفظ کند.

۱ گیت نوعی این است که نیاز به حافظه دارد.

این یک تراشه است به هندسه است.

توانایی را مصرف نمی‌کند ذخیره‌ی اندکی زمان را می‌دهد.

با این کار باید حافظه‌ی کمی اندازه تراشه کمتر می‌شود اشغال کند

فشرده‌تر می‌شود تراشه این کار را هم می‌کند

PAPCO

Subject:
Year. Month. Date. ( )

سلول حافظه DRAM



در حالی که در نظر می‌گیریم خازن بزرگ‌ای دارد که خازن مدت زیادی شارژ باقی بماند.

خازن ایده‌آل می‌شود.

write

WL فعال ← داده ورودی BL می‌گذاریم

ترانزیستور عبور روشن می‌شود.

هدف که روی BL بالا یا روی خازن می‌گذارد.

WL غیرفعال می‌کنیم.

مقدار روی BL می‌گذاریم Data را روی خازن قرار دارد.

خواندن

برعکس است.

BL را پیش شارژ می‌کنیم

WL فعال می‌کنیم.

هدف داریم BL مقدار خازن را می‌گیرد.

هدف نداشتیم همان را می‌خوانیم.

P4PCO

Subject:
Year. Month. Date. ( )

چون حافظه بیشتر است دیرتر تعویض می‌شود.

وقتی حافظه بیشتر است ~~پس~~ پردازنده کمتر حاضر دارد

حاضر زیاد است.

بنابراین DRAM کندتر است.

نیازی به رفرش تقدیم ندارد.

41 مدار کندتر است.

P4PCO

Subject:
Year. Month. Date. ( )

فصل ۶ ترانزیستورهای ۲ قطبی و منطق‌های مبتنی بر آن (BJT)

خروجی این ترانزیستور ۳ پایه b, c, e دارد



→ نام ترانزیستور bjt

نکته: ضمن وجود تفاوت‌های بسیار

P و n داریم در این مدل npn در ۲.

عملاً مثل این است که ۲ تا دیود داریم.



با بایس‌های DC کار اجرا می‌کنیم

دیود ای شکل.



آند E جهت فلش



به وسط امیتر می‌رود

وارونه pnp هایی شوند مثل MOSFET

که n و p عکس هم عمل می‌کنند. این هم جزئیات است.

P4PCO

Subject :
Year . Month . Date . ( )

npn ترانزیستور ۴

بر حسب اینکه دیودها در چه وضعیتی باشند ۴ حالت مختلف ایجاد می‌شود.

وضعیت ترانزیستور	پیوند BC	پیوند BE	
cutoff	Reverse معکوس	Reverse معکوس	$I_B = I_E = I_C = 0$
Forward active	Reverse	forward	$I_{BC} = \beta_f I_B$ β_f ضریب بهره $\beta_f > 1$
			$\sigma = 1$ ← در مدار در
saturation	forward	forward	$I_C = \sigma \beta_f I_B$ $\sigma \leq 1$ بدلیل اتصال $I_E = I_B + I_C$
Reverse Active	forward	Reverse	$I_C = -(1+\beta_R) I_B$ منفی $\beta_R < 1$ $I_E = I_B + I_C$ منفی

جهت‌های E, C عوض شده جهت B ثابت

① آند هردو پیوند در وضعیت معکوس باشد. کل ترانزیستور قطع یا خاموش است

آندهای را اتصال بدهیم I_B, I_E, I_C وارد می‌شود

خارج می‌شود.

Subject :
Year . Month . Date . ( )

④ اگر BE در وضعیت روشن بیاید ← Forward متقدم

BC معکوس در این وضعیت ترانزیستور در حال مقدم است .

اگر بخواهیم مقدار جریان را بدست بیاوریم .

$I_C = \beta_f I_B$

با ضریب β_f نسبت دارد .

ضریب بهره

I_E شکل گرفته عمل می کند

مقدار دو جریان کمتر از I_E می شود .

دیود BE روشن است .

⑤ اگر هر دو دیود روشن باشند . ترانزیستور در وضعیت اشباع می رود .

$I_C = \sigma \beta_f I_B$

$\beta_f > 1$ (همیشه)

با فاکتور اشباع است .

با فاکتور اشباع مقدار $\sigma < 1$ را دارد .

$I_E = I_B + I_C$ را داریم .

σ در مدار مقدارش تک است .

⑥ بیوند C ← f BE ← R با شد . وضعیت reverse active

این حالت کمتر پیش می آید سعی کنیم bias ها طوری باشد که

این حالت کمتر پیش بیاید . در وضعیت reverse BE ← R را دارد .

P4PCO

Subject:
Year. Month. Date. ( )

جریان‌های E و C نسبت به جریان B هستند.

معمولاً روشن بودن را در مدار مستقیم یا اشباع برگزار کنیم.

(فعال) ← بیشتر منظورمان فعال مستقیم است.

آن مدار معکوس هم نوایی ذکر شود.

جریان‌ها هست که در نوشتن تیریم معمولاً:

V_{BE} (forward) = ۰/۷V
V_{BE} (saturation) = ۰/۸
V_{CE} (sat) = ۰/۲

} آن در صورت مسئله عدد نداشتند از این عددها استفاده می‌شود

هرچند که عددها داده شود. که از آنها استفاده می‌کنیم

برحسب وضعیت دیود تراتزیستور در یکی از حالت‌های قرار می‌گیرد مشخص شود که منظور

- اعمال می‌کنیم.

این منطق که بررسی می‌کنیم KCL است.

PqPCO

Subject:
Year. Month. Date. ( )

Resistor Transistor Logic RTL منطق



از مقاومت و ترانزیستور تشکیل شده.

معکوس کننده RTL را بررسی می‌کنیم.

ولتاژ ورودی Low اعمال می‌کنیم

تا وقتی دیود BE روشن نشود، ترانزیستور خاموش است خروجی High است.

مقدار ورودی را زیاد می‌کنیم تا به اندازه 0.7 برسد. BE روشن می‌شود

در وضعیت فعال مستقیم قرار می‌گیرد. پس خروجی $V_C - RI$ تا آنجایی که

ولتاژ ورودی را زیاد کنیم تا ترانزیستور به اشباع برود BC و BE هر دو روشن شود

خروجی CE می‌شود. ولتاژ CE کمتر از 0.2 ← حول اشباع است.

خروجی انگار Low است. Low ضعیف‌تر است.



P4PCO

Subject:
Year. Month. Date. ( )

ترانزیستور را با نام Q می‌نامیم

V_{OH} : $V_{in} < 0.7V \rightarrow Q(off)$ ⇒ $V_{out} = V_{OH} = V_{CC}$ می‌گوییم مقدار

خاموش bt

V_{IL} : $Q(f.A)$ $V_{in} = V_{IL} = 0.7V$

تقاطع شروع ۰٫۷

از ۰٫۷ به بعد وصیت ترانزیستور می‌خواهد روشن شود.

فعال مستقیم می‌رود. V_{BE} می‌خواهد روشن شود.

on ← اشباع ← را مشخص می‌کنیم

فعال مستقیم را با on مقدار آن را می‌دهیم.

V_{OL} : $Q(sat)$ $V_{out} = V_{OL} = V_{CE}(sat) = 0.2$

ورودی را آنقدر زیاد می‌کنیم که ترانزیستور اشباع رسیده

V_{IH} : $V_{in} = R_B I_B + V_{BE}(sat)$

فعال مستقیم و اشباع است. مرز قطع است

ولتاژ ورودی به حدی رسیده که Q روشن شود.

I_B → I_C استفاده می‌کنیم $I_C = \beta I_B$

آنها با β یکسان در نظر گرفته می‌شود $\beta = 1$ است

$I_C = \frac{V_{CC} - V_{CE}(sat)}{R_C}$ آنگاه I_C را بدست آوردیم I_B بدست می‌آید را بدست آوردیم

PqPCO

Subject:

Year. Month. Date. ( )

$$V_{in} = V_{IH} = \frac{R_B}{\beta R_C}\left[V_{CC} - V_{CE}(sat)\right] + V_{BE}(sat)$$

$V_{BE} = 1V$ Q در وضعیت اشباع می‌رود. $R_B I_B$ هم داریم چون

$R_B I_B$ حدیقاً 1V نیست چون صرف می‌کند.

از فرمول‌های مدار مشترک استفاده می‌کنیم I_B را بدست بیاوریم.

اگر مقاومت نبود $V_{BE} = 1V$ یعنی 1V کافی بود تا اشباع بود.

در نقاط تحدانی V_M را هم داریم. باید قرار دهیم $V_{in} = V_{out}$

رابطه‌ی مربوط به مدار مشترک را برای I_B و I_C را بنویسیم و در رسم V_m

برسیم. در BJT ها زیاد با V_m کار نداریم با همان عبارت بدست آمده

کار داریم.

تا بحال مختلف را می‌توان پیاده سازی کرد. تا بحال با آن پیاده سازی می‌کنیم

NAND را پیاده سازی می‌کنیم. هر تابعی را فرم NAND, NOR

NOR می‌توانیم در بیاوریم. (مثال دو تابع را می‌نویسیم).

PqPCO

Subject:
Year. Month. Date. ( )

NOR

عملاً ترانزیستورها طوری موازی در نظر گرفته می‌شوند



Cها همه هم وصل می‌شوند

برای جدول ورودی و خروجی گیریم:

V_1	V_2	V_{out}
L	L	H
L	H	L
H	L	L
H	H	L

اگر ورودی‌ها L باشند ترانزیستورها خاموش BE می‌ترانزیستور شود ← فرض ← V_{CC} ← H

یا حتی اگر یکی از ورودی‌ها H باشد V_2 ← H

V_1 ← L ← خاموش

اگر همشان هم H باشند همه ترانزیستورها روشن و حالت اشباع است و چون با هم موازی‌اند مقاومت CE اشباع است.

ترانزیستور وارد اشباع می‌شود ← فرض L است.

مقاومت CE اشباع است.

تذکر: کل فرض هم مقاومت CE اشباع را دارد.

PqPCO

Subject:
Year. Month. Date. ( )

مشکل تقسیم جریان اتک با مقاومت مناسبی قدرتیم ایجاد کنیم.

از V_{IL} تا V_{IH} حالتی که نه H است و نه L است.

$V_{BE} = 0.7 + R_B I_B$ نمی دانیم خروجی می شود.

$V_{BE} = 0.7$ می خواهد روشن شود.

در ناحیه بد زمانی قدرتیم شبیه H یا L است.

NAND

هر طبقه را با C طبقه بعد وصل کردیم

از زمین E را به زمین وصل می کنیم.

و خروجی را به C_{n-1} می بریم.



	V_1	V_2	V_{out}
①	L	L	H
②	L	H	H
③	H	L	H
④	H	H	L

① هر دو خاموش خروجی مقدار H دارد.

② V_1 L ← Q_1 خاموش

V_2 H ← BE مقدار کافی روشن بودن را دارد اما چون از بار اقطع است.

مدوش بودن و نبودنش تاثیر ندارد.

عملا ترانزیستورها خاموش است.

Subject:
Year. Month. Date. ( )

④ همه ترانزیستورها در وضعیت اشباع ← خروجی مجموع V_{CE} اشباع

n ترانزیستور به داریم ← خواهیم شود.

④ کم‌طرفی آنها به حالت وصل است. یا همه ترانزیستورها قطع و وصل باشند

آنها به صورت قطع است.

محدودیت داریم در تعداد ترانزیستورها برای NAND داریم.

NAND برای Fan in

ما باید بتوانیم مدار را به درستی کنیم.

$n\ V_{CE}(forward) < V_{BE}(forward)$

$$n < \frac{V_{BE}(forward)}{V_{CE}(sat)} \Rightarrow n = 4$$

با عددهای که در این جا انتخاب می‌شود $n = 4$ می‌شود اگر عدد بیشتری داشته باشیم باید n را کاهش دهیم.

برای NOR این مشکل را نداریم و در خروجی هم V_{CE} اشباع خواهیم شد مشکل نداریم

Subject:
Year. Month. Date. ( )

RTL برای معکوس کننده Fan out

این روش کار برای هر تعداد دیگری هم به همین صورت است.



حداکثر چند عدد خروجی را به ورودی آن متصل کنیم ← Fanout

ضعف این تکنیک مثل همه را دارد support نکند.

V_A را I_{out} اسم گذاری کردیم تا با تعیین V_o ها اشتباه نشود

V_A اگر L باشد یعنی ابتدا ورودی را H دادیم. Q اشباع ← V_A

t_L

L نمی‌توانیم کدام را روشن کند. Q_1 تا Q_n ← خاموش.

در این حالت مقاومت است. V_A : Low → Q_1 — Q_n : off
Q(sat)

V_A : high → Q_1 — Q_n : sat
Q(off) V_{in} = Low

جریان کنند

I تقسیم می‌شود. I باید مساوی یا بزرگتر از مجموع جریان‌های B_1 تا B_n باشد.

Subject:
Year. Month. Date. ( )

$$\frac{v_A - v_{CC}}{R_C} \geq I_{B1} + I_{B2} + \cdots + I_{Bn}$$

$$I_{Bi} = \frac{v_A - v_{BE(sat)}}{R_{Bi}}$$

$R_{B1} = R_{B2} = R_{B3} = \cdots = R_{Bn}$ ← مقاومت‌های مشابه

$$\frac{v_A - v_{CC}}{R_C} \geq \frac{v_A - v_{BE(sat)}}{R_{B1}} \quad n \Rightarrow$$

$$n \leq \frac{\frac{v_A - v_{CC}}{R_C}}{\frac{v_A - v_{BE(sat)}}{R_{B1}}}$$

از v_A هم‌زاد که مقاومت‌ها می‌شوند ترانزیستورها اشباع v_{BE} اشباع دارند

اگر n تا مقاومت باهم موازی هستند.

$$R_{total} = R_{B1} \| R_{B2} \| \cdots R_{Bn}$$

چون همه‌ی ترانزیستورها اشباع هستند یک‌طرف R_B از یک‌طرف v_A وصل هستند.

$$R_{total} = \frac{R_{B1}}{n}$$

$$I_{R_{total}} = \frac{v_A - v_{BE(sat)}}{R_{B1}/n}$$ مقاومت کل

و از طرف دیگر ولتاژهای BE اشباع می‌توانیم تقریبا همه باهم موازی شده‌اند

و معادل موازی شده را در نظر بگیریم

Subject:
Year. Month. Date. ( )

V_A ← مجهول است مقدارش معلوم است.

از V_{IH} شروع به عنوان H می‌کنیم.



آنقدر V_{cc} را پشت سر هم منفی میزنیم.

منظور از زمانی است که کمترین مقدار H

باشد ← کافی است به جای V_A ← V_{IH} که در مشخصه گیت RTL بدست

آوردیم را بنویسیم. $V_A = V_{IH}$

کمترین مقدار V_A برای ما مهم است. کمترین مقدارش ← V_{IH} است.

و همینطور مجهول بدست می‌آید.

برای RTL , TTL ← همین روش استفاده می‌کنیم.

روند کار همین صورت است و فرمول‌ها ممکن است تغییر کند.

گیت معرفی اینکا:

الف) بدون بار مرحله‌ی بعدی از منبع تغذیه جدا جریان می‌گیرد.



P4PCO

Subject:
Year. Month. Date. ( )

توان مصرفی ← average ← میانگین جریان در حالتی که خروجی ← L

جریان در حالتی که خروجی ← H

$$P_{CC\,avg} = \frac{I_{OH} + I_{OL}}{2} V_{CC}$$

I_{OH} این بیشتر V_{OH} است جریانی دارد.

V_{OH} : Q(off) $\Rightarrow I_C = I_{OH} = 0$

V_{OL} : Q(sat) $\Rightarrow I_C = I_{OL} = \frac{V_{CC} - V_{CE(sat)}}{R_C}$ collector

$$P_{CC} = \frac{V_{CC} - 0.2}{2R_C} V_{CC}$$

توان مصرفی خروجی در حالتی که خروجی به زمین وصل شده باشد.

داری با I_{OH} هرچی در خروجی قرار بدهیم بار ایجاد می‌کند.

زمانی که خروجی جریان دهی می‌کند. (مثل خروجی که به خروجی وصل کرده باشیم)



Subject:
Year. Month. Date. ( )

$Q_1 \dots Q_n$ انباع هستند. ولی Q های off است. Q ← در V_{OH}

همه جریان بین Q ها تقسیم می‌شود.

هر باین را می‌خواهیم که با خط مدار مشخص شده. بجای مقاومت‌ها می‌توانیم

$$I_{OH} = \frac{V_{CC} - V_{BE(sat)}}{R_C + R_B/n}$$

R_{total} در نظر می‌گیریم.

دیتیدابر با I_{CE} نیت

صفر است.

مقدار دارد.

V_{OL} : $Q(sat)$ ← همه ترانزیستورها خاموش

$$I_{OL} = \frac{V_{CC} - V_{CE(sat)}}{R_C}$$

$Q_1 \dots Q_n$: off

$$P_{CC\,avg} = \frac{\frac{V_{CC} - 0.8}{R_C + R_B/n} + \frac{V_{CC} - 0.2}{R_C}}{2} V_{CC}$$

PqPCO

Subject:
Year. Month. Date. ( )

Diode transistor logic DTL منطق

ورودی اش دیود دارد.



اولین گیتی بررسی می‌کنیم معکوس کننده است.

معکوس کننده



ورودی: مقدار پایین

و یا می‌دهیم max

مقدار وی بینیم خروجی می‌شود

V_{in} : Low $\simeq$ ۰٫۲ : V_{OH}

آند باید هم.

ولتاژ ورودی ۰٫۲ ولت شده و طبق دیود ۰٫۷ می‌تواند روشن شود. D1 می‌تواند روشن شود. که ۰٫۲ + ۰٫۷ دیود. در نقطه V_x با ولتاژ ۰٫۹ می‌بینیم. تا اندازه Q در حالتی روشن است که V_{BE} ۰٫۷ داشته باشد.

PqPCO

Subject :
Year . Month . Date . ( )

۰٫۷ هم V_{DL} و خواهد تا بتواند دیگر را روی تراندیستور بندد.

۰٫۹ نمی تواند و تا ۰٫۷ را برای من بیرون بدهد) باردهی L

تراندیستور ما خاموش است. Q ← خاموش ← هزینه H

$DI(on) \rightarrow V_x = 0.7 + V_{O(on)} \Rightarrow V_x = 0.9$

$V_{DL(on)} + V_{BE(for)}$

$0.7 + 0.7 = 1.4$

$Q(off) \Rightarrow V_{out} = V_{OH} = V_{CC}$

ورودی را نمایش می دهیم که چه ورودی را باید بگیرد تا تراندیستور

وضعیت مقاله مستقیم رسیم و صفت اشباع برود.

حال $V_{IL} = 1.5 - 0.8$

دیگر می تواند قرار برهد ← هزینه L

تفاوت بین L و H چه است.

ج) وضعیت not را می دهد.

مدار روبرو مثال است V_{IL} : $Q(on)$ یا $Q(for)$

$V_x = V_{DL(on)} + V_{BE(for)} = 0.7 + 0.7 = 1.4$

روش DI $\Rightarrow V_x = V_{in} + V_{D(on)} \Rightarrow V_{in} = 0.7$

PAPCO

Subject:
Year. Month. Date. ( )

V_{IL} ← همواهم ← on ← forward active باشد.

درنتیجه احتیاج داریم با تغییر V_x برابر با ... باشد.

از طرفی DI روشن است ⇐ ترانزیستور ورودی V_{CC} از V_{CC} بزرگ

روشن است. V_x ← $V_{in} + V_{D(on)}$ می‌شود.

ورودی

$V_{in} = 0.7$ ⇐ باید

وقتی V_{in} به 0.7 برسد وضعیت forward داریم.

V_{IH} : و اینا ورودی را باز هم اضافه می‌کنیم.

ترانزیستوری که تا انتها روشن است فعال است.

$Q(sat) \Rightarrow V_x = V_{DL(on)} + V_{BE(sat)}$ ← اشباع است.

$\Rightarrow V_x = 0.7 + 0.8 = 1.5$

روشن DI $\rightarrow V_x = V_{in} + V_{D(on)} \Rightarrow V_{in} = V_{IH} = 0.8$

فقط اضافه IH با IL فقط از است.

P4PCO

Subject:
Year. Month. Date. ( )

V_{OL}: $Q(sat) \Rightarrow V_{out} = V_{CE(sat)} = 0.2$

آنرا حاشیه نویز بالا و پایین را بدست آورید.

$NMH = |V_{OH} - V_{IH}| = |5 - 1.8| = 3.2$

$NML = |V_{OL} - V_{IL}| = |0.7 - 0.2| = 0.5$

مهندسان اشکال دارد نفی و منطق بالایی نداریم تا 3.2 ولت نویز دارد

نیم. در پایین مقدار نویز کم است. نفی نامتقارن است.

بدیهی می دهیم که حاشیه نویزها هم متقارن باشند (همیشه صادق نیست

می دهیم و نفی است حاشیه نویزها را می بینیم بعد این که حاشیه نویزها متقارن شوند

و اندکی مقاومت نداشته باشند.

DTL (ادامه شره)

R_D تاثیر بدی و بدی ندارد اما تاثیرش برای نفی است که می خواهیم

تغییر را راحت تر بدست بیاید. سرعت را کم می کند. تا این از خروجی زیاد گیرد

و تاثیر بدی منفی را تثبیت می دهد



مثل ۷: اضافه کردیم

Subject:
Year. Month. Date. ( )

V_{OH}: V_{in} = Low $\simeq$ ۰٫۲ ⟶ D_1(on) ⇒ V_x = ۰٫۲ +

V_D(on) ⇒ V_x = ۰٫۹ < ۲٫۱

V_{DL_1} + V_{DL_2} + V_{BE}(for)
۰٫۷ ۰٫۷ ۰٫۷ = ۲٫۱

⇒ Q(off) ⇒ $V_{out} = V_{OH} = V_{CC}$ = ۵

V_{IL}: Q(for) ⇒ $V_x = V_{DL_1}$(on) + V_{DL_2}(on) + V_{BE}(fo

⇒ V_x = ۰٫۷ + ۰٫۷ + ۰٫۷ = ۲٫۱

D_1 ⇒ ۲٫۱ = V_x = V_{in} + V_D(on) ⇒ V_{in} = ۱٫۴

V_{IL} = ۱٫۴

V_{IH}: Q(sat) ⇒ V_x = V_{DL_1}(on) + V_{DL_2}(on) + V_{BE}(sat)
۰٫۷ ۰٫۷ ۰٫۸
= ۲٫۲

D_1 ⇒ ۲٫۲ = V_x = V_{in} + V_D(on) ⇒
$V_{in} = V_{1H}$ = ۱٫۵
یا (۱) اندکی غیر منتظره ۰٫۱ کمتر است.

V_{OL}: Q(sat) ⇒ $V_{OL} = V_{out} = V_{CE}$(sat) = ۰٫۲

PqPCO

Subject:
Year. Month. Date. ( )

آیا خواهم با هم بهتر شود. تک دیود دیگری تا نهم اضافه کنیم و می شود

دیود ورودی اینجا می کند که ورودی با هم و ۵ تا ۲ ورودی باید ۷ بشود.

$$NMH = |V_{OH} - V_{IH}| = 1.4$$

$$NML = |V_{OL} - V_{IL}| = 1.2$$

تمرین: برای مدار اصلاح شده fan out را بدست آورید.

$R_D = R_B = 5K\Omega$

$R_C = 2.2K$ $\beta = 40$

$V_{CC} = 5V$ $\gamma = 1$

PdPCO

Subject:
Year. Month. Date. ( )

DTL یا NAND

DTL ایجاد کنیم؛ NAND می‌خواهیم با



چون D_1 و D_2 این‌ها قرار دارند، این را اضافه کنید.

V_1	V_2	D_1 D_2 RL Q	V_{out}
L	L	on on off off	H
L	H	on off off off	H
H	L	off on off off	H
H	H	off off on sat	L

(این IC است)

transistor transistor logic

TTL

مدل TTL انواع مختلفی دارد. دیود ندارد. دیود کندی دارد.

ترانزیستور ترکیب ۲ تا دیود است.

TTL به این شکل است. همه‌ی ورودی‌ها ترانزیستور دارند.

P4PCO

Subject:
Year. Month. Date. ( )



گیت TTL ساده شده



ابتدا اجازه دهید وضعیت Q_I را مشخص کنیم. Q_I در ناحیه‌ی فعال معکوس می‌رود و می‌تواند اشباع شود چون BE می‌تواند ۰٫۸ ولت باشد. V_{CC} بزرگ داریم.

Q_0 قطع V_x حداکثر ۰٫۲ ولت داشته باشیم. Q_0 روشن می‌شود.

Q_I اشباع $\Leftarrow$ $V_{in} + V_{CE(sat)} <$ یا $V_{in} <$ ۰٫۸ تا وقتی

۰٫۷ = ۰٫۲ + ۰٫۵ Q_0 خاموش است

اگر V_{in} ۰٫۵ ثبت باشد. Q_I اشباع باشد.

Q_0 روشن می‌شود تا زمانی که V_x ۰٫۸ باشد. فقط Q_0 روشن است.

Subject :
Year . Month . Date . ( )

اگر $v_{in} < 0.5$ باشد.

اگر $0.5 < v_{in} < 0.7$:

Q_0 روشن شده و خروجی مقدار افت دارد

اگر $v_{in} > 0.7$ Q_0 هم اشباع

Q_I اشباع ← ترانزیستور BE روشن / CE روشن است.

BE تا مقدار ورودی ← $V_{cc} - 0.7$ روشن است.

اگر ولتاژی که از آن بیشتر شد، ترانزیستور این وضعیت در می‌آید. Q_I → معکوس

ترانزیستور ۰ اشباع مانده

میدان BE روشن است.

v_{in}	Q_I	Q_0	v_{out}
$v_{in} < 0.5$	sat	off	V_{cc}
$0.5 < v_{in} < 0.7$	sat	on	$V_{cc} - RCI_C$
$0.7 < v_{in} < v_{cc} - 0.7$	sat	sat	$V_{CE(sat)}$
$v_{cc} - 0.7 < v_{in}$	R_A	Sat	$V_{E(sat)}$

اینجا مقاومت‌ها همچنین دارد.

V_{OH} : V_{cc}

V_{OL} : V_{CE} (اشباع)

PAPCO

Subject :
Year . Month . Date . ( )

V_{IL} : حداکثر ولتاژ ورودی که منطقی ۰ محسوب می‌شود

V_{IH} : حداقل ولتاژ ورودی که منطقی ۱ محسوب می‌شود

totempole TTL

$L \rightarrow V_{in}$ ؟ } خانواده TTL
$H \rightarrow V_{cc}$ V_{in} }



V_{in}	Q_1	Q_S	Q_O	Q_P	V_{out}
L	sat	off	off	on	H
H	R_A	sat	sat	off	L

تمام ترانزیستورهای ورودی به یک Emitter دارند.

multiple Emitter TTL



Subject:
Year. Month. Date. ( )

A	B	Q_1	Q_0	V_{out}
L	L	sat	off	H
L	H	sat	off	H
H	L	sat	off	H
H	H	RA	sat	L

اگر یکی از BE ها روشن باشد ← ترانزیستور روشن است
همه‌ی BE ها هم روشن باشند

اصطلاح: روشن بودن یا BE بیت. یعنی آن‌ها هم کافی است.

BE ؛ A وصل است روشن است ؛ اشباع می‌رود.

هدر راه‌حل A/B ← مثال مکمل.

با یک مدار multiple ← NAND تقسیم.

در DTL ← دو تا دیود ورودی‌ها را ترانزیستور است.

← هر کاری را با این مدل می‌توان انجام داد

P4PCO

Subject:
Year. Month. Date. ( )

TTL

totempole خروجی بافر



V_{in}	Q_I	Q_S	Q_O	Q_P	V_{out}
L	sat	off	off	on	H
H	RA	sat	sat	off	L

کاتد تداشتن مقاومت در ورودی باعث می‌شود که با صفر شدن ورودی، جریان از آن عبور نکند و ولتاژ ورودی H را صفر شدن آن استخوانی کنیم تا بیشتر خروجی

Q_I و Q_S با Q_O مخالف هم عمل می‌کنند.

$V_{in} < 0.5$ ← Q_I ← اشباع

Q_S ← خاموش

Subject:
Year. Month. Date. ( )

Q_S خاموش ← $b\epsilon$ اختلاف ولتاژ ندارد که بخواهد روشن شود.
از مقاومت عبور نمی‌شود.
Q_O خاموش ←

Q_P از طریق تقسیم R_C ها نمی‌تواند روشن باشد.

$B\epsilon$ دیگر دیود.
۰٫۷ + ۰٫۷ = ۱٫۴
Q_P روشن ← ۱٫۵ ولت نیاز دارد. ← با اشباع

Q_P روشن یا اشباع ← R_C و جریانی از آن عبور می‌کند.

حداکثر مقدار جریان R_C ، R_B طوری باشد که اشباع بماند.

$$V_{CC} - V_{B\epsilon(\text{اشباع})} - V_D - R_C I_{base}$$

(Q_P)

اگر از I_{base} صرف‌نظر کنیم، داریم:

$$(V_{OH}) = V_{CC} - 2V_D$$

در صورتی که اندازه V_D مهم باشد، D را نیز در نظر می‌گیریم.

که از آن R_I صرف‌نظر شود.

دیگر h مهم نیست.

همان ایده P.U یا P.D را در گیت‌ها استفاده می‌کنند.

ولتاژ High مهم نیست.

PAPCO

Subject:
Year. Month. Date. ( )

در اینجا در مورد مقاومت محدودیت نداریم. محدودیت که تعداد ترانزیستور باشد.

Q_S اشباع $\leftarrow$ Q_0 اشباع

$0.8 + 0.8 + 0.2$

Q_P خاموش است.

$V_m = V_{CE(sat)} + V_{BE(sat),0}$

$0.2 + 0.8$

$<$ است.

دیود را الزامی نداشتیم Q_P می‌تواند روشن شود.

دیود باید. Q_P خاموش.

خروجی $\rightarrow$ V_{CE} (Q_0 اشباع)

open collector TTL



تعداد ترانزیستور آفزایش جبی وصل نیست.

PqPCO

Subject:
Year. Month. Date. ( )

V_{in}	Q_1	Q_S	Q_0	V_{out}
L	sat	off	off	H.I
H	RA مقدار	sat	sat	L (V_{CE}(sat))

وقتی ورودی LOW است. Q_1 ← قطع

Q_S خاموش Q_0 خاموش

خروجی ← HI است.

وقتی که H می‌خواهیم تعریف کنیم از این استفاده کنیم.

وقتی که HI می‌خواهیم تعریف کنیم خروجی‌ها باید به شکل open collector است. وقتی Low می‌دهیم.

H بدهیم. مدار می‌بینیم درست کار نمی‌کند چون درست نیست open collector

عمل P.U می‌کنیم با یک مقاومت 1k یا 1.2k بین منبع تغذیه و خروجی که HI می‌دهد.

مدار این‌گونه مقدار نامشخص نمی‌دهد. P.U می‌کنیم.



: TTL خروجی سری

multiple و یا NAND یاد کردیم.

open c TTL قبلی خواهیم یاد کنیم. می دانیم چیزی

مدار open c داشتیم و از آن تابع ساختیم



تا ۲ P.D وصل می کنیم

خروجی ها را به هم وصل می کنیم. عمل وصل خروجی ها را سیم P.D نامند

(سیم and) . wired and

عمل $\overline{A} \cdot \overline{B}$ را ایجاد می کند

Subject :

Year . Month . Date . ( )

A	B	Q_{1A}	Q_{SA}	Q_{AB}	Q_{PB}	Q_{BB}	Q_{OB}	V_{out}
L	L	sat	off	off	sat	off	off	H
L	H	sat	off	off	RA	sat	sat	L
H	L	RA	sat	sat	sat	off	off	L
H	H	RA	sat	sat	RA	sat	sat	L

$\overline{A} + \overline{BC}$. می‌شود mux هم دستگیم

تمرین : با استفاده از open collector یک XNOR را طراحی کنید .

totempole NOR یک TTL



P4PCO

Subject:
Year. Month. Date. ( )

totampole ساختار

A	B	Q_{1A}	Q_{SA}	Q_{1B}	Q_{SB}	Q_p	Q_0	V_{out}
L	L	sat	off	sat	off	on	off	H
L	H	sat	off	RA	sat	off	sat	L
H	L	RA	sat	sat	off	off	sat	L
H	H	RA	sat	RA	sat	off	sat	L

Q_p روشن بودنش را مقاومت هست اما آنقدر اشباع است که روشن فرض کنیم.

Q_{SB} چون اشباع است می‌تواند Q_0 را اشباع ببرد.

وقتی خروجی C را هم وصل کنیم و ولتاژی که می‌خواهیم بگیریم

Q_{1A} برای ورودی H و L عکس می‌کند.
Q_{1B} H L

Q_0 و Q_p هم حالت عکس دارند.

H H Q_{1A} و Q_B را نمی‌گیرند.

$$V_{out} = \bar{A} \cdot \bar{B} = \overline{A+B}$$

P4PCO

Subject:
Year. Month. Date. ( )

$F=\overline{AB+CD}$ با totempole عمل کنید. با استفاده از

راه‌حل‌ها: (کافی است از هر یک از موارد استفاده کنیم)

گیت AND قبل می‌شود.

totempole در مدل FANOUT



V_o: high

در مدل FANOUT دو مدت در نظر گرفته می‌شود

V_o: Low

مانند قبل است و خروجی باشد.

اگر V_o ← high باشد Q(**) در وضعیت RA می‌رود

⇐ جریان نمی‌کند تا زمانی که ولتاژ دیگر زیاد نشود.

V_o: Low

Q(**) sat

Q_1 RA

Q_S sat

Q(*) :sat

P4PCO

حداقل جریان خروجی که می‌تواند تأمین شود برابر است با:

$$I'_{IL} = \frac{V_{CC} - V_{BE,**}(sat) - V_{CE,*}(sat)}{R_B}$$

$$\eta = \frac{I_{OL}}{I'_{IL}}$$

Qp ترانزیستور I_{OL} جریان خروجی C * است.

$$I_{OL} = I_{C,*} = \gamma \beta I_{B,*}$$

ضریب بهره ← بازده اشباع

$$I_{B,*} = I_{ES} - I_{RD} \qquad I_{E,S} = I_{B,S} + I_{C,S}$$

$$I_{RD} = \frac{V_{BE(sat)}}{RD}$$

$$I_{B,S} = I_{C,I} = (\beta_R + 1) I_{B,I}$$

$$I_{B,I} = \frac{V_{CC} - V_{BC,I}(R) - V_{BE,S}(sat) - V_{BE,*}(sa}{R_B}$$

$$I_{C,S} = \frac{V_{CC} - V_{CE,S}.(sat) - V_{BE,*}(sat)}{R_C}$$

جریان B مدت زمان باقی‌مانده از آن جریان C و در ادامه می‌آید.

PqPCO

Subject:
Year.. Month. Date. ( )

مراحل تبدیل گیت منطقی با TTL :

۴ مدل را با استفاده از open c و تفهیم.

آنرا با استفاده از open c Direct and ایجاد کنیم.

multiple E در ورودی تبدیل و خروجی نهایتاً nand تبدیل.

آنرا نیز با multiple E کار کنیم. طرز تبدیل مثل کار nand یک totempole ایجاد کنیم می داریم این بار با استفاده از



حالا می خواهیم AND ایجاد کنیم.

دو تا ورودی با یک multiple E تبدیل nand و not کنیم.

اما جهت راحتی کار این کار را ایجاد نمی دهیم.