

آزمایشگاه معماری کامپیوتر

فهرست :

آزمایش ۱ :

آشنایی با نرم افزار Altera MAX + Plus II

قسمت اول : طراحی 1 bit Adder – Subtractor

آزمایش ۲ :

آشنایی با نرم افزار Altera MAX + Plus II

قسمت دوم : طراحی ALU (Arithmetic Logic Unit)

آزمایش ۳ :

آشنایی با زبان توصیف سخت افزار Verilog

طراحی Register file , Function , Shifter

آزمایش ۴ :

طراحی Control Unit , Data Path

کامپیوتر Single – Cycle

آزمایش ۵ :

طراحی Control Unit , Data Path

کامپیوتر Multi – Cycle

تهیه کننده : داریوش زین العابدینی

فهرست:

آزمایش ۱:

آشنایی با نرم افزار Altera MAX+Plus II
قسمت اول: طراحی 1 bit Adder_Subtractor

آزمایش ۲:

آشنایی با نرم افزار Altera MAX+Plus II
قسمت دوم: طراحی ALU (Arithmetic Logic Unit)

آزمایش ۳:

آشنایی با زبان توصیف سخت افزار Verilog
طراحی Register File , Function Unit , Shifter

آزمایش ۴:

طراحی Control Unit و Data Path
کامپیوتر Single-Cycle

آزمایش ۵:

طراحی Control Unit و Data Path
کامپیوتر Multi-Cycle

آشنایی با نرم افزار ALTERA MAX+PLUS II

قسمت اول

طراحی 1 bit Adder_Subtractor

نگاه کلی

در این آزمایش با نرم افزار MAX+PLUS II آشنا شده و مراحل طراحی شامل ایجاد شماتیک، کامپایل، شبیه سازی و دیباگ را در طی یک طرح ساده مشاهده خواهید کرد. در این آزمایش تأکید بر شبیه سازی جهت تشخیص خطاهای طراحی است.

متنی که با • شروع می شود دستورات قدم به قدم برای انجام آزمایش می باشد و بقیه متن شامل توضیحات اضافی هر مرحله است. شکلها در انتهای دستورکار آمده است.

شروع MAX+PLUS II

- برای اجرای نرم افزار MAX+PLUS II در سیستم عامل Windows، روی آیکون مزبور double-click کنید تا صفحه MAX+PLUS II Manager ظاهر شود.

ایجاد یک شماتیک

- برای خود دایرکتوری در مسیر d:\Comp_Arch_Lab\user\your name ایجاد کنید.
- New را از منوی File انتخاب کرده، Graphics Editor file (.gdf) را به عنوان نوع فایل مشخص کنید. فایل جدید Untitled-x نامیده خواهد شد (x یک عدد است).
- نامی برای فایل انتخاب کرده، آنرا در دایرکتوری خود ذخیره کنید. (در دایرکتوری خود نامی مثل add-b و add-a نام من خود)

جاگذاری عناصر

برای مشاهده کتابخانه عناصر:

- Enter Symbol را از منوی Symbol انتخاب کنید.
- لیستی از Symbol Libraries موجود را مشاهده خواهید کرد.
- دایرکتوری prim عناصر اولیه (Primitive) نظیر گیت های منطقی را شامل می شود.
- دایرکتوری mf (MacroFunctions) اکثر عناصر سری 74xx را شامل می شود.
- دایرکتوری mega_lpm (MegaFunctions/Library of Parametrized Models) شامل مدل های پارامتری خاص است.

- بر روی دایرکتوری **prim** در لیست دایرکتوریها **double-click** کنید تا لیست عناصر موجود در آن رامشاهده کنید.
- بر روی دایرکتوری **mf** در لیست دایرکتوریها **double-click** کنید تا لیست عناصر موجود در آن رامشاهده کنید.
- عنصر **AND2** را در لیست عناصر کتابخانه **prim** پیدا کرده و بر روی آن **double-click** کنید تا روی صفحه شماتیک قرارگیرد. دو عدد **AND2** دیگر به روش فوق روی صفحه قرار دهید.
- به همان روش قبل دو **XOR** و یک **OR3** به صفحه اضافه کنید. (شکل ۱)
- با **double-click** بر روی صفحه و تایپ نام عنصر آسانتر می توان آنرا جاگذاری نمود.

اتصال قطعات

- با نزدیک کردن **cursor** ماوس به انتهای یک پین ، شکل آن به + عوض شده با کشیدن **cursor** ماوس از یک پین به پین دیگر یک سیم ایجاد می شود.
- پینهای گیتها را نظیر شکل ۱ به همدیگر وصل کنید. دقت کنید که نقاط اتصال • دیده شوند.
- اگر "**Rubberbanding**" فعال باشد (آیکون سمت چپ تصویر)، با حرکت دادن یک قطعه طوری که یک پین با پین دیگر تماس پیدا کند یک اتصال ایجاد می شود و با دور کردن قطعات از همدیگر سیم و یا باس دیده خواهد شد. عنصر **input** به عنوان پین ورودی و **output** به عنوان خروجی مدار استفاده می شود.
- سه عدد **input** و سه عدد **output** جاگذاری و نظیر شکل ۱ سیم بندی کنید.
- با استفاده از **Copy** و **Paste** راحتتر می توان عناصری را که چندین بار تکرار شده اند جاگذاری نمود.
- با گذاشتن **Lable** (برچسب) بر روی سیمها نیز می توان اتصالات را ایجاد کرد. چندین سیم جداگانه که **Label** یکسان دارند در واقع به هم متصلند. برای **Lable** گذاشتن روی یک سیم، بر روی آن کلیک کنید تا پررنگ شود و سپس **Lable** را تایپ کنید. **Lable** را از سیم دور نکنید چون باعث انفصال برچسب از سیم خواهد شد. برای چک کردن صحت **Lable** اگر سیم متناظر را انتخاب کنید **Lable** نیز پررنگ می شود.

Lable زدن به ورودیها و خروجیها

- پینهای خروجی را نظیر شکل ۱ با **double-click** بر روی **PIN_NAME** و تایپ نام **Lable** بزنید.

ست کردن پروژه

- در **MAX+PLUS II** از مفهوم **project** برای سازماندهی تمامی فایل های مرتبط با یک طرح استفاده می شود.
- با انتخاب **Set Project to Current File (File > Project menu)** نام پروژه را به نام فایل خود ست کنید.

کامپایل کردن طرح

- **Save & Check (File > Project menu)** را انتخاب کنید تا فایلتان ذخیره شده و برای خطاها چک شود. اگر طرحتان دارای خطا است، پیغام خطا را انتخاب کنید و دکمه **LOCATE** را فشار دهید تا محل خطا را مشاهده کنید. زمانیکه طرحتان بدون خطا چک شد برای کامپایل و شبیه سازی آماده است. دو نوع شبیه سازی می توان بر روی طرح انجام داد: **functional** و **timing**. در شبیه سازی **functional** هیچگونه تأخیر انتشار برای عناصر در نظر گرفته نمی شود و همچنین تمامی گرههای طرح درون فایل **Simulator Netlist File (.snf)** ذخیره می شوند لذا امکان مشاهده آنها برای دیباگ وجود دارد. شبیه سازی **timing**، مناسب برای چک کردن زمانهای بحرانی، نظیر زمانهای **setup** و **hold** قبل از برنامه ریزی طرح درون یک قطعه قابل برنامه ریزی (PLD) است.
- در حالیکه صفحه کامپایل باز است، **Functional SNF Extractor (Processing menu)** انتخاب کنید. دکمه **Start** را در **Compiler dialog box** فشار دهید تا پروژه کامپایل شود.

Waveform Editor (ویرایشگر شکل موج)

برای شبیه سازی طرح نیاز به ایجاد سیگنالهای محرک ورودی است و این کار با استفاده از **Waveform editor** انجام می شود.

- **Waveform Editor (MAX+plusII menu)** را انتخاب کنید.
- **Enter Nodes from SNF (Node menu)** را انتخاب کنید.
- اکنون می توان مشخص کرد که چه گرههایی در زمان شبیه سازی دیده شوند.
- دکمه **List** را فشار دهید تا لیست گرههای ورودی و خروجی را مشاهده کنید.
- دکمه **=>** را فشار دهید تا تمامی لیست درون **Selected Nodes & Groups** کپی شود.
- برای مشاهده سیگنالهای رجیستر شده گزینه **Registered** و برای گرههای خروجی مدارهای ترکیبی گزینه **Combinational** باید انتخاب شود.
- اکنون شکل موج سیگنالهای انتخاب شده را با مقادیر **default** آنها می توانید در **Waveform editor** مشاهده کنید (0 برای ورودیها و نامشخص **X** برای دیگر سیگنالها).
- **End Time (File Menu)** را انتخاب کنید و مقدار **10 us** را به عنوان زمان شبیه سازی وارد کنید.
- قسمتی از سیگنال **X** را توسط ماوس انتخاب و آیکن **1** (سمت چپ صفحه) را فشار دهید تا آن قسمت برابر شود. با دنبال کردن روش فوق شکل موج سیگنالهای **X, Y, Cin** را نظیر شکل ۲ ایجاد کنید.
- **Save & Simulate (File > Project menu)** را انتخاب کنید. فایل شکل موج با همان نام پروژه و پسوند **.scf** ایجاد خواهد شد.

بعد از پایان Simulation شکل موج سیگنالهای خروجی باید شبیه شکل ۲ باشد. صحت عملکرد مدار را بررسی و در صورت نیاز طرح خود را دیباگ کنید تا مدار به درستی کار کند.
با انتخاب (File > Project menu) **Save&Compile&Simulate** می‌توان کامپایل و شبیه‌سازی رایکجانجام داد.

*تعیین نوع قطعه برنامه‌پذیر و شماره پینها

بعد از اینکه طرحتان به درستی شبیه‌سازی شد، می‌توانید یک فایل برنامه‌ریزی ایجاد و آنرا به یک قطعه PLD Altera توسط برنامه‌ریز download کنید.
فایل **1b_fadd.gdf** را باز کرده، (Device (Assign menu) را انتخاب کنید. MAX7000S را به عنوان Device Family و EPM7128SLC84-6 را به عنوان Device انتخاب کنید.
(Pin/Location/Chip (Assign menu) را انتخاب و ضمن تایپ نام سیگنال ورودی یا خروجی شماره مورد نظر خود را وارد کنید. بدین ترتیب شماره پینها را کنار سیگنالهای متناظر مشاهده خواهید کرد.
(Programmer (MAX+PLUSII menu) و سپس (File menu) **Select Programming File...** را انتخاب کنید و نام فایل **.pof** مورد نظر خود را وارد کنید.

کامپایل و شبیه‌سازی timing

بعد از شبیه‌سازی **functional** و اطمینان از عملکرد طرح، می‌توان قبل از برنامه‌ریزی PLD شبیه‌سازی **timing** انجام داد تا درستی طرح از نظر زمانبندی نیز بررسی گردد.
• طرح خود را ذخیره و چک کنید.
• درحالی‌که پنجره **Compiler** باز است، (Timing SNF Extractor (Processing menu) را انتخاب کنید. سپس دکمه **Start** را فشار دهید تا طرحتان برای قطعه Altera EPM7128S کامپایل شود.
• (File > Project menu) **Save & Simulate** را انتخاب کنید و دکمه **Open SCF** را فشار دهید تا پنجره **Waveform editor** باز شود. بدین ترتیب تأخیرهای واقعی قطعه را مشاهده خواهید کرد.

ایجاد Symbol برای طرح

نرم افزار Max+Plus II امکان طراحی سلسله مراتبی (hierarchical) را داراست. طوریکه می‌توان یک **symbol** برای هر طرح ایجاد کرد تا در طرحهای پیچیده‌تر به صورت یک عنصر قابل استفاده باشد.
• فایل طرح گرافیکی (**.gdf**) مدارتان را باز کنید. (File menu) **Create Default Symbol** را انتخاب کنید تا یک **symbol** درون فایلی با پسوند **.sym** ایجاد شود.
• (File menu) **Edit Symbol** را انتخاب کنید تا پنجره **Symbol editor** باز شود. با تغییر **symbol** آنرا به شکل مناسب در آورید. (شکل ۳).

آرشیو پروژه

زمانیکه طرحتان کامل و از لحاظ عملکرد بررسی شد باید آنرا آرشیو کنید. Archive (File > Project menu) را انتخاب کنید تا تمامی فایل‌های مربوط به طرحتان درون یک دایرکتوری جداگانه کپی شود. مسیر دایرکتوری را A:\your project name قرار دهید تا یک کپی از طرحتان را درون فلاپی داشته باشید.


ایجاد یک طرح سلسله مراتبی (hierarchical)

اکنون می‌خواهیم یک شماتیک top-level طراحی نماییم که از طرح قبلی به عنوان یک عنصر استفاده کند. در این طرح با استفاده از یک Full Adder مداری ساخته می‌شود که با توجه به سیگنال‌های S1, S0 عملیات زیر را انجام دهد:

S1 S0	Y	Cin=0	Cin=1
00	0	S=A	S=A+1
01	B	S=A+B	S=A+B+1
10	/B	S=A+/B	S=A-B
11	1	S=A-1	S=A

- تمامی پنجره‌های باز نظیر Graphics Editor, Simulator, Waveform Editor و ... را ببندید.
- یک فایل شماتیک جدید (.gdf) برای طرح خود ایجاد و با نام 1b_add_sub.gdf ذخیره کنید.
- Project را به نام این فایل ست کنید.
- با double-click بر روی صفحه یک عدد عنصر 1b_fadd بر روی صفحه قرار دهید.
- طرح خود را نظیر شکل ۳ با قرار دادن عناصر لازم تکمیل کنید.
- پین‌ها را نظیر شکل ۳ Label بزنید.
- پروژه را به نام این فایل ست و آنرا Save&Check کنید.
- پروژه را Save&Compile کنید. شبیه سازی را functional انتخاب کنید.
- با اجرای Waveform editor شکل موج سیگنال‌های ورودی را نظیر شکل ۴ ایجاد کنید.
- پروژه را Save&Simulate کنید. شکل موج سیگنال‌های خروجی باید نظیر شکل ۴ باشد.
- پس از اطمینان از صحت عملکرد طرح یک symbol برای آن ایجاد و آنرا به شکل مناسب در آورید.
- پروژه را درون فلاپی آرشیو کنید.

·1bfadd@2·
·1bfadd@1·
·1bfadd@4·



·1bfadd@10·

·1bfadd@12·

Figure 1




Figure 2




Figure 3




Figure 4

a

آشنایی با نرم افزار ALTERA MAX+PLUS II

قسمت دوم

طراحی ALU (Arithmetic Logic Unit)

نگاه کلی

در این آزمایش با مفاهیم پیشرفته تری از نرم افزار MAX+PLUS II آشنا می شوید. این مفاهیم شامل ایجاد Symbol برای طرح و ویرایش آن جهت استفاده در طراحی سلسله مراتبی، استفاده از Bus، آرایه عناصر اولیه (primitive arrays)، معرفی کتابخانه عناصر پارامتریک LPM (Library of Parameterized Modules) نظیر مالتی پلکسر LPM_MUX, BUSMUX خواهد بود.

متنی که با • شروع می شود دستورات قدم به قدم برای انجام آزمایش می باشد و بقیه متن شامل توضیحات اضافی هر مرحله است. شکلها در انتهای دستورکار آمده است.

طراحی واحد حسابی (Arithmetic Unit)

در این قسمت با استفاده از طرح 1b_add_sub.gdf آزمایش اول یک واحد حسابی 16 بیتی ایجاد خواهیم کرد که دارای جدول عملیاتی زیر است:

Sel1 Sel0	Cin=0	Cin=1
00	S=A	S=A+1
01	S=A+B	S=A+B+1
10	S=A/B	S=A-B
11	S=A-1	S=A

- یک فایل شماتیک با نام arith_unit.gdf در دایرکتوری خود در مسیر \user\Comp_Arch_Lab\d ایجاد کنید.
- یک عدد عنصر 1b_add_sub بر روی صفحه قرار دهید و ورودیها و خروجیهای آنرا نظیر شکل ۱ Lable بزنید. با استفاده از Copy&Paste 16 کپی از این عنصر ایجاد و نظیر شکل ۱ به هم وصل کنید. دقت کنید که برجیهای (Lable) سیمها کاملاً نزدیک سیم متناظر قرار گیرد. بدین ترتیب تمامی سیمهایی که دارای Lable یکسان هستند به همدیگر متصل خواهند بود.
- ۵ عدد input و ۳ عدد output بر روی صفحه قرار دهید و نظیر شکل ۱ Lable بزنید. می دانیم که هرگاه C15, Cout متفاوت باشند overflow اتفاق می افتد: $overflow = C15 \oplus Cout$
- یک عدد xor وارد و نظیر شکل ۱ سیم بندی کنید.
- دو عدد از inputها را A[15..0] و B[15..0] و یکی از outputها را S[15..0] برجسب بزنید. یک قطعه سیم به هر کدام از آنها متصل و با استفاده از منوی toolbar ضخامت آنرا برابر انتخاب کنید تا این سیم به عنوان باس (Bus) تعریف شود.
- پروژه را به نام این فایل ست و آنرا Save&Check کنید.

- پروژه را **Save&Compile** کنید. شبیه سازی را **functional** انتخاب کنید.
- با اجرای **Waveform editor** شکل موج سیگنالهای ورودی را نظیر شکل ۲ ایجاد کنید.
- پروژه را **Save&Simulate** کنید. شکل موج سیگنالهای خروجی باید نظیر شکل ۲ باشد.
- پس از اطمینان از صحت عملکرد طرح یک **symbol** برای آن ایجاد و آنرا به صورت شکل ۵ در آورید.
- پروژه را درون فلاپی آرشیو کنید.

طراحی واحد منطقی (Logic Unit)

در این قسمت با استفاده از عناصر اولیه (**primitive arrays**) و عنصر پارامتری **LPM_MUX** یک واحد منطقی 16 بیتی خواهیم ساخت که دارای جدول عملیاتی زیر است:

S1 S0	Function
00	$L=A \wedge B$
01	$L=A \vee B$
10	$L=A \oplus B$
11	$L=\overline{A}$

- یک فایل شماتیک جدید با نام **logic_unit.gdf** در دایرکتوری خود در مسیر `d:\Comp_Arch_Lab\user\` ایجاد کنید.
- عناصر **and2, or2, xor, not** را روی صفحه قرار دهید.
- دو عدد **Input** روی صفحه قرار دهید و آنها را **A[0][15..0]** و **B[0][15..0]** بر حسب بزنید و نظیر شکل ۳ با استفاده از باس به گیتهای فوق وصل کنید.
- خروجیهای گیتها را به ترتیب **C[0][15..0]**، **C[1][15..0]**، **C[2][15..0]** و **C[3][15..0]** بزنید و آنها را نظیر شکل ۳ به هم متصل و باس حاصل را **C[3..0][15..0]** بنامید. این باس در واقع شامل 4 باس با پهنای 16 بیت خواهد بود.
- استفاده از عناصر اولیه (**primitive**) به روش فوق آرایه‌ای از عناصر اولیه (**primitive arrays**) ایجاد می‌کند، لذا دیگر نیازی به تکرار این عناصر به تعداد پهنای باس نخواهد بود. به عنوان مثال گیت **and2** در شماتیک فوق آرایه‌ای از گیتهای **and2** است که به ترتیب $C[0][0]=A[0][0] \wedge B[0][0]$ و $C[0][1]=A[0][1] \wedge B[0][1]$ و... را تولید می‌کنند.
- از **mega_lpm library** یک عدد **lpm_mux** به شماتیک اضافه کنید. پنجره **Edit ports/parameters** باز خواهد شد.
- کتابخانه **mega_lpm** شامل عناصر **macrofunction** پارامتری است که امکان مقیاس پذیری و سازگاری با تکنولوژیهای مختلف را میسر می‌کند. این عناصر دارای پارامترهای قابل تنظیم هستند تا از آنها بتوان در طرحهای مختلف استفاده کرد.
- پارامتر **LPM_SIZE** را از لیست انتخاب و مقدار آن (**parameter value**) را برابر 4 قرار دهید.

- این پارامتر تعداد باسهای ورودی به مالتی پلکسر را مشخص می کند که در این طرح برابر 4 می باشد.
- پارامتر LPM_WIDTH را از لیست انتخاب و مقدار آن (parameter value) را برابر 16 قرار دهید.
- این پارامتر عرض (تعداد بیتها) باسهای ورودی به مالتی پلکسر را مشخص می کند که در این طرح برابر 16 است.
- پارامترهای دیگر را بدون تغییر رها کنید و دکمه OK را فشار دهید.
- بدین ترتیب عرض سیگنال sel[] برابر $2 = \log_2(LPM_SIZE)$ خواهد شد.
- ۲ عدد input و ۱ عدد output دیگر به طرح اضافه کنید و آنها را نظیر شکل ۳ table بزنید.
- طرح نهایی شما باید شبیه شکل ۳ باشد.
- پروژه را به نام این فایل ست و آنرا Save&Check کنید.
- پروژه را Save&Compile کنید. شبیه سازی را functional انتخاب کنید.
- با اجرای Waveform editor شکل موج سیگنالهای ورودی را نظیر شکل ۴ ایجاد کنید.
- پروژه را Save&Simulate کنید. شکل موج سیگنالهای خروجی باید نظیر شکل ۴ باشد.
- پس از اطمینان از صحت عملکرد طرح یک symbol برای آن ایجاد کنید. symbol را ویرایش کنید تا به صورت شکل ۵ در آید.
- با double-click بر روی هر پین x پنجره enter pinstub نام می شود. در قسمت visible pinstub name می توانید نام پین را به صورتی که می خواهید در طرحهای top-level دیده شود وارد کنید. (full pinstub name نباید تغییر کند).
- به روش فوق نام قابل مشاهده پینهای A[0][15..0] و B[0][15..0] را به ترتیب به A[15..0] و B[15..0] تبدیل کنید و symbol را ذخیره نمایید.
- پروژه را درون فلاپی آرشیو کنید.

طراحی واحد حسابی - منطقی (Arithmetic Logic Unit)

در انتها با استفاده از دو عنصر سطح پایین (down-level) ایجاد شده یعنی arith_unit و logic_unit یک واحد حسابی-منطقی 16 بیتی خواهیم ساخت که دارای جدول عملیاتی زیر است:

G_Sel[3..0]	Function
0000	G=A
0001	G=A+1
0010	G=A+B
0011	G=A+B+1
0100	G=A+B
0101	G=A-B
0110	G=A-1
0111	G=A
100x	G=A^B
101x	G=A∨B
110x	G=A⊕B
111x	G=/A

- یک فایل شماتیک جدید با نام `alu.gdf` ایجاد کنید.
 - یک عدد عنصر `arith_unit` و یک عدد `logic_unit` روی صفحه قرار دهید.
 - از `mega_lpm library` یک عدد `busmux` به شماتیک اضافه کنید. پنجره `Edit ports/parameters` باز خواهد شد.
 - تنها پارامتر این عنصر `WIDTH` می باشد. مقدار `parameter value` آنرا برابر 16 تنظیم کنید. (16 پهنای باسها می باشد.) `sel` این مالتی پلکسر باید به سیگنال `M(mode)` که همان `G_Sel[3]` است وصل شود.
 - پهنای `input` و `output` و اتصالات را نظیر شکل 5 ایجاد و `Lable` برزید.
 - می دانیم که پرچم `N` (علامت) همان بیت `MSB` خروجی `ALU` یعنی `G[15]` است. ولی نمی توان `G[15]` را برابر `N` برچسب زد، چون دوست یک پین باید دارای `Lable` یکسا باشند. برای اینکار از عنصر `wire` استفاده می شود.
 - یک عدد عنصر `wire` وارد و نظیر شکل 5 سیم بندی کنید.
 - پرچم `Z(zero)` (صفر) برابر $Z = \overline{G[15] \vee G[14] \vee G[13] \vee \dots \vee G[0]}$ است. برای اینکار از یک عنصر پارامتری با نام `lpm_or` و یک `not` استفاده می کنیم.
 - یک عدد عنصر `lpm_or` از `mega_lpm library` به طرح اضافه کنید. و در پنجره `Edit ports/parameters` مقدار پارامتر `LPM_SIZE` را برابر 16 و `LPM_WIDTH` را برابر 1 ست کنید.
 - `LPM_SIZE` تعداد ورودیهای به هر گیت `or` یا همان پهنای باس و `LPM_WIDTH` پهنای پورتهای `data[]` و `result[]` می باشد.
 - طرح نهایی `ALU` باید شبیه شکل 5 باشد.
 - پروژه را به نام این فایل ست و آنرا `Save&Check` کنید.
 - پروژه را `Save&Compile` کنید. شبیه سازی را `functional` انتخاب کنید.
 - با استفاده از `Waveform editor` شکل موجهای ورودی را به منظور تست `ALU` ایجاد کرده، پروژه را `save&simulate` کنید. در صورت عملکرد نادرست طرح آنرا بررسی و اصلاح نمایید.
 - برای طرح خود یک `symbol` ایجاد کرده و آنرا ویرایش کنید تا به صورت شکل `ALU` ارائه شده در کتاب `M. Mano, "Computer System Architecture", 1997` (درس معماری) درآید.
 - پروژه نهایی را درون فلاپی آرشیو کنید.
 - با انتخاب `Hierarchy Display(Max+Plus II menu)` می توانید سلسله مراتب طرح خود شامل تمامی عناصر تشکیل دهنده آن را مشاهده نمایید.
- گزارش کار:
1. تحویل پروژه `ALU` شامل فایل های `alu.scf`, `alu.gdf`.
 2. شبیه سازی `timing` پروژه `ALU` و بدست آوردن تأخیر عملیات جمع 16 بیتی به روش `ripple carry`.
 3. طراحی یک `16 bit adder` به روش `Carry Look Ahead(CLA)` و شبیه سازی پروژه.







Figure 1



PI

سایزهای مختلف 8

d → work → z.gdf




Figure 3

Enter Node.js و غیره

14




Figure 4

17




Figure 5

VI

آشنایی با زبان توصیف سخت افزار Verilog

طراحی Function Unit ، Shifter

Register File

پروسه طراحی سیستمهای دیجیتال

طراحی سیستمهای دیجیتال به صورت بالا به پایین (top-down design) با استفاده از ابزارهای طراحی به کمک کامپیوتر (CAD) شامل مراحل زیر است:

۱. ایده طراحی: توصیف رفتار سیستم به صورت فلوچارت یا کد رفتاری (Behavioral)
۲. طراحی Data Path و Control Unit: توصیف RTL، رجیسترها و باس سیستم، روال کنترل جریان داده میان رجیسترها از طریق باس
۳. طراحی منطقی: استفاده از گیتهای پایه و flip flopها برای پیاده‌سازی رجیسترها و واحدهای منطقی. نتیجه این مرحله از طراحی یک netlist است که عناصر و ارتباطات آنها را نشان می‌دهد.
۴. طراحی فیزیکی: تبدیل netlist مرحله قبل به لیست ترانزیستور یا Layout
۵. ساخت: استفاده از لیست ترانزیستور یا layout به منظور برنامه ریزی یک قطعه برنامه‌پذیر (FPGA) یا تولید mask برای ساخت IC

مدلسازی سیستمهای دیجیتال اصولاً به دو منظور شبیه‌سازی (simulation) و سنتز (synthesis) صورت می‌پذیرد. در عمل طراح سیستم تنها معماری و توصیف Data Path و Control را برعهده دارد و قسمت زیادی از پروسه طراحی توسط ماشین انجام می‌گیرد. در پایان هر کدام از مراحل فوق طراح نتایج را بررسی و در صورت نیاز طرح را اصلاح می‌کند تا وارد مرحله بعدی شود.

ابزارهای مدلسازی شامل قلم و کاغذ، بردبرد و تجهیزات prototyping، برنامه‌های تولید شماتیک و نهایتاً زبانهای توصیف سخت افزار HDL (Hardware Description Languages) است. این ابزارها امکان مدلسازی سیستم را در نهایت دقت در اختیار طراح قرار می‌دهند.

زبانهای توصیف سخت افزار به منظور شبیه‌سازی، مدلسازی، تست، طراحی و مستندسازی سیستمهای دیجیتال بکار می‌روند. نرم افزارهای موجود برای HDLها شامل شبیه ساز و ابزارهای سنتز می باشند. شبیه ساز جهت بررسی عملکرد سیستم و تست آن و برنامه‌های سنتز برای تولید اتوماتیک سخت افزار بکار می‌روند. این نرم افزارها همچنین شامل کتابخانه‌های عناصر معمول هستند که طراح می‌تواند در طرح خود از آنها بهره ببرد.

HDLها در سه سطح از تجرید (abstraction) با نامهای behavioral (رفتاری) و dataflow (جریان داده) و structural (ساختاری) توانایی توصیف سیستم را دارند.

توصیف رفتاری (*behavioral*) مجردترین نوع توصیف سخت‌افزار است. این روش عملکرد سیستم را شبیه زبانهای برنامه‌نویسی توصیف می‌کند و هیچ اطلاعاتی در رابطه با نحوه پیاده‌سازی طرح ارائه نمی‌دهد. این روش برای شبیه‌سازی سریع ایده طرح و بررسی عملکرد آن مناسب است.

توصیف جریان داده (*dataflow*) نحوه انتقال داده میان رجیسترها و باس سیستم را به صورت جملات همزمان (*concurrent*) ارائه می‌دهد. این توصیف اطلاعات جامعی از سخت‌افزار و تأخیرها را شامل می‌شود و برای سنتز مناسب‌تر می‌باشد.

توصیف ساختاری (*structural*) پایین‌ترین سطح و شامل بیشترین جزئیات است لذا به راحتی قابل سنتز می‌باشد. این توصیف شامل لیستی از عناصر همزمان و اتصالات آنها می‌شود.

زبانهای VHDL و Verilog دو زبان استاندارد توصیف سخت‌افزار می‌باشند. هر کدام از این زبانها دارای *syntax* خاص خود است (نظیر پاسکال و C) که برای یادگیری کامل آن باید به کتابهای مرجع رجوع کرد.

نرم افزار Max+Plus II دارای کامپایلر سه زبان VHDL، Verilog و AHDL است. البته این نرم‌افزار از تمامی ویژگیهای زبان Verilog پشتیبانی نمی‌کند (نظیر *Initial*، *memory* و...) لذا در استفاده از این ویژگیها دچار محدودیت خواهیم بود. (برای بهره‌گیری از تمامی ویژگیهای Verilog می‌توان از نرم‌افزارهای دیگر استفاده کرد.)

مقدمه‌ای بر Verilog

Verilog یک زبان توصیف سخت‌افزار (HDL) است که به طراح امکان توصیف سیستم در سطوح مختلفی از تجرید را می‌دهد. این سطوح شامل سطح ترانزیستور و گیت، سطح *dataflow* و توصیف رفتاری (*behavioral*) است. در این آزمایش با بالاترین سطح، یعنی توصیف رفتاری آشنا خواهیم شد.

توصیف سلسله مراتبی سیستم دیجیتال

Verilog یک سیستم دیجیتال را به صورت مجموعه‌ای از *module* ها توصیف می‌کند. هر کدام از این *module* ها شامل یک سری پورت‌های ورودی و خروجی و توصیف محتویات *module* است. محتویات *module* شامل توصیف ساختاری یا رفتاری آن و یا ترکیبی از این دو است. معمولاً توصیف سیستم دارای یک *module* سطح بالا است که از چندین *module* سطح پایینتر که خود آنها نیز ترکیبی از *module* های مختلف هستند تشکیل شده است. طراحی سلسله مراتبی یک محیط انعطاف‌پذیر برای تغییرات احتمالی در طرح و رسیدن به یک توصیف دقیقتر را ممکن می‌سازد.


نگاه کلی

در این آزمایش مدول Shifter با قابلیت شیفت به چپ و راست و مدول Register File 8x16 از کتاب M.Mano، "Computer System Architecture" توسط زبان Verilog توصیف و نحوه استفاده از این module ها در طرح نهایی را مشاهده خواهید کرد.

طراحی 16 bit shifter

در این قسمت واحد Shifter درون Function Unit که یک عنصر ترکیبی (combinational) است با قابلیت شیفت به چپ و راست طراحی خواهیم کرد:

H Sel	Function
0	shift right
1	shift left



- این واحد را شبیه آزمایشهای قبلی می توان با استفاده از عناصر موجود در کتابخانه های نرم افزار سه صورت شماتیک طراحی کرد ولی ما در این آزمایش، این module را با استفاده از زبان Verilog در سطح رفتاری توصیف خواهیم کرد.
- بعد از اجرای نرم افزار Max+Plus II، Open (File Menu) را انتخاب کنید.
 - Text Editor files و *.v را به عنوان نوع فایل انتخاب کنید.
 - از لیست فایل های درون دایرکتوری خود فایل shifter16.v را انتخاب کنید تا فایل سورس توصیف Verilog واحد shifter را مشاهده کنید.

توضیح محتویات فایل shifter16.v

فایل shifter16.v حاوی تعریف مدول 16 bit shifter است.

1. تعریف module

تعریف module در Verilog بسیار شبیه تعریف procedure در سایر زبانها است. syntax تعریف یک module به شکل زیر است:

```
module <module_name> [( <list_of_ports> )];  
<input declarations>  
<output declarations>  
<statements>  
endmodule
```

لیست پورتها شامل اسامی پورتهای ورودی و خروجی است که module به کمک آنها با سایر moduleها درمدل سخت افزاری ارتباط برقرار می کند.

بعد از جمله تعریف module، هرپورتنی باید به عنوان ورودی یا خروجی معرفی شود. شکل زیر تعریف مدول shifter را نشان می دهد:

```
module Shifter16 ( A, H_sel, H );
input [15:0]A;
input H_sel;
output [15:0]H;

<statements removed>
endmodule
```

نام مدول shifter16 و دارای ۳ پورت با نامهای A, H_sel, H است که دوتای آنها ورودی و یکی خروجی است. این واحد دارای یک پورت ورودی A با پهنای 16 بیت است که با توجه به H_sel به چپ یا راست شیفت داده می شود و نتیجه در پورت خروجی H با پهنای 16 بیت قرار می گیرد. هرکدام از پورتهای A و H به صورت یک بردار 16 بیتی تعریف شده است. ([برای تعیین محدوده بردار استفاده می شود). اگر محدوده ای برای پورت تعریف نشود به عنوان یک بیت منظور خواهد شد، بدین ترتیب H_sel تک بیتی خواهد بود. کد فوق هیچ اطلاعاتی در مورد عملکرد shifter ارائه نمی دهد ولی ساختار خارجی مدول را که توسط مدولهای دیگر مشاهده می شود کاملاً

مشخص می کند. ^{Segment} متغیر
۲. انواع داده Wire و Reg

Verilog دارای دو نوع داده اصلی net و reg است. ما از wire که گونه ای net است استفاده خواهیم کرد. ویژگی اصلی wire، برخلاف reg این است که، مقدار خود را حفظ نمی کند و تنها برای ارسال داده ای که همواره دارای تحریک است مناسب می باشند. در عوض reg قابلیت حفظ مقدار خود را دارد. اگر بخواهیم خروجی واحد shifter مقدار خود را حفظ کند باید آنرا به صورت reg تعریف کنیم:

```
reg [15:0]H;
```

این جمله پورت H را به عنوان یک رجیستر 16 بیتی تعریف می کند. بقیه پورتها از نوع wire فرض خواهند شد.

۳. مدل سازی رفتاری

مدل سازی رفتاری بسیار شبیه زبانهای برنامه نویسی است. ساختارهای if-then-else و case statements و حلقه for.... در دسترس هستند. علاوه بر ساختارهای فوق Verilog دستورات جدیدی برای توصیف سخت افزار نیز دارد. هر module دارای دو نوع کد می تواند باشد: concurrent bodies (هم روند) و procedural bodies (رویه ای) در concurrent bodies تمامی جملات به صورت هم روند اجرا می شوند و ترتیب جملات اهمیتی ندارد. در procedural bodies جملات به صورت متوالی (نظیر سایر زبانها) و تنها در صورت یک اتفاق (مثلاً لبه کلاک) بررسی می شوند.

متغیرهایی از نوع wire درون concurrent bodies با استفاده از دستور assign مقداردهی می شوند، درحالی که متغیرهای reg درون procedural bodies مقداردهی می شوند.

این جمله شروع یک procedural body را مشخص می‌کند.

```
always @(A or H_sel)
begin
    if (H_sel)
        H = {A[14:0], 1'b0};
    else
        H = {A[15], A[15:1]}; //sign extension
end
```

`always @(A or H_sel)` بیان می‌کند که جملات درون این بلوک تنها زمانی که یک تغییر در A یا H_sel اتفاق بیافتد ارزیابی شوند. بدین ترتیب زمانیکه ورودی A و یا سیگنال کنترلی H_sel تغییر کنند، اگر H_sel برابر A باشد A یک بیت به چپ شیفت داده شده درون H نوشته می‌شود. اینکار توسط دستور:

```
H = {A[14:0], 1'b0};
```

انجام می‌گیرد. در واقع این دستور بیت‌های A[14:0] را به جای بیت‌های H[15:1] جاگذاری و یک بیت 0 به جای H[0] قرار می‌دهد ({} به معنی به هم چسباندن است.) و اگر H_sel=0 دستور:

```
H = {A[15], A[15:1]};
```

A را با حفظ علامت یک بیت به راست شیفت داده درون H می‌نویسد.

تفاوت اساسی این کد با زبانهای دیگر این است که این جملات نه فقط یکبار بلکه به طوردائیم تا پایان زمان شبیه‌سازی بررسی و اجرا می‌شوند. تمامی کد مدول shifter در زیر آمده است:

```
// M. Mano 1997, "Computer System Architecture";
// 16_bit Shifter Unit (without any effect on flags)
// Shifter unit of Function unit with ability to shift to left&right
```

```
module Shifter16 ( A, H_sel, H);
input [15:0]A;
input H_sel;
output [15:0]H;
reg [15:0]H;
always @(A or H_sel)
begin
    if (H_sel)
        H = {A[14:0], 1'b0};
    else
        H = {A[15], A[15:1]}; //sign extension
end
endmodule
```

صغیر
مبنی به پیش
تعداد اتم



برای توضیح بیشتر به مرجع اشاره شده فوق مراجعه کنید.

- پروژه را به نام این فایل بیت و Save&Check کنید.
- پروژه را کامپایل functional کنید.
- با اجرای Waveform Editor شکل موج سیگنالهای تست ورودی را ایجاد و صحت عملکرد مدول را بررسی کنید.
- برای این مدول یک symbol ایجاد و آنرا edit کنید تا به شکل مناسب درآید.
- پروژه را آرشیو کنید.

طراحی Function Unit

اکنون می‌توانید با استفاده از مدول‌های ALU و Shifter طراحی Function Unit کامپیوتر پایه را با جدول عملیاتی زیر آغاز کنید:


FS[4..0]	Function
00000	$F=A$
00001	$F=A+1$
00010	$F=A+B$
00011	$F=A+B+1$
00100	$F=A+B$
00101	$F=A-B$
00110	$F=A-1$
00111	$F=A$
0100x	$F=A \wedge B$
0101x	$F=A \vee B$
0110x	$F=A \oplus B$
0111x	$F=/A$
10000	$F=sr A$
10001	$F=sl A$




- یک فایل جدید شماتیک با نام `function_unit.gdf` ایجاد و با استفاده از عناصر `shifter16` و `busmux` مدول `function_unit` را طوری طراحی کنید که جدول عملیاتی فوق را پیاده‌سازی نماید.
- پروژه را کامپایل و شبیه‌سازی `functional` کنید. (با ایجاد شکل موج مناسب برای سیگنال‌های ورودی عملکرد طرح را بررسی نمایید).
- یک `symbol` مناسب برای `function_unit` ایجاد کنید.
- پروژه خود را آرشیو نمایید.

طراحی Register File

در این مرحله، توصیف رفتاری (behavioral) یک Register File 8x16 را با استفاده از Verilog خواهیم نوشت. این رجیستر فایل دارای 8 رجیستر 16 بیتی $R0, R1, \dots, R7$ با قابلیت خواندن همزمان دو رجیستر است. خواندن از رجیستر فایل: آدرس رجیسترهای منبع از طریق خطوط آدرس AA (A Address) و BA (B Address) مشخص می‌شود و محتویات رجیسترها به ترتیب در پورت‌های خروجی A و B قرار می‌گیرد. نوشتن در رجیستر فایل: آدرس رجیستر مقصد توسط خطوط آدرس DA (D Address) مشخص و مقدار پورت D در صورت فعال (1) بودن سیگنال RW (Register Write) با لبه بالا رونده کلاک درون رجیستر مقصد نوشته می‌شود.





YFB

- New(File Menu) را انتخاب و Text Editor files و *.v را به عنوان نوع فایل مشخص کنید.
- فایل جدید را با نام regfile8x16.v ذخیره کنید.

- می توانید درون فایل با نوشتن توضیحات (comment) بعد از // طرح خود را خواناتر کنید.
- اولین قدم برای ایجاد یک module با استفاده از Verilog تعریف آن است. با تایپ جملات زیر در ادیتور، مدول regfile8x16 را با مشخص کردن پورت‌های ورودی و خروجی تعریف کنید:

```

1 module regfile8x16(CLK, RW, AA, BA, DA, A, B, D);
2 endmodule
regfile8x16

```

توصیف مدول میان این دو خط نوشته خواهد شد.

- قدم بعدی تعیین نوع پورتها است. نظیر مثال قبل نوع پورتها را مشخص کنید:

```

3 input CLK; // Clock for write port
4 input RW; // Register Write enable signal
5 input [2:0] AA; // Read address for source A read port
6 input [2:0] BA; // Read address for source B read port
7 input [2:0] DA; // Store address for dest. D write port
8 output [15:0] A; // Source A read port
9 output [15:0] B; // Source B read port
10 input [15:0] D; // Destination write port

```

- مرحله بعد تعریف متغیرهاست. این مدول دارای 8 رجیستر 16 بیتی R0, R1, ..., R7 نیز هست که باید تعریف شوند. این رجیسترها را به صورت زیر تعریف کنید:

```

11 reg [15:0] R0, R1, R2, R3, R4, R5, R6, R7; // A 8 x 16 bit memory array

```

همچنین پورت‌های خروجی A و B باید از نوع reg تعریف شوند تا مقدار خود را حفظ کنند:

```

12 reg [15:0] A, B; // Declare read ports as registers

```

- اکنون باید توصیف رفتار مدول را بنویسیم. هرگاه خطوط آدرس AA یا هر کدام از رجیسترهای R0-R7 تغییر کنند باید پورت خروجی A به روز شود. جملات زیر توصیف فوق را پیاده‌سازی می کنند:

```

13 always @(AA or R0 or R1 or R2 or R3 or R4 or R5 or R6 or R7)
14 begin
15     case (AA)
16         0: A=R0; // Fetch A data using AA
17         1: A=R1;
18         2: A=R2;
19         3: A=R3;
20         4: A=R4;
21         5: A=R5;
22         6: A=R6;
23         7: A=R7;
24     endcase
25 end

```

- به همین ترتیب برای پورت B نیز این کار را انجام دهید.

جملات فوق عملیات خواندن از رجیسترفایل را پیاده سازی می کنند.

در ادامه توصیف نوشتن در رجیسترفایل را می نویسیم.

- در لبه بالارونده کلاک (posedge clk) در صورت 1 بودن RW مقدار پورت D درون رجیستر مشخص شده توسط DA نوشته می شود. جملات زیر این عملیات را انجام می دهند:

```

always @(posedge CLK) // At positive edge of clock...
begin
  if (RW)
  begin
    case (DA)
      0: R0=D; // Write D data to register addressed by DA
      1: R1=D;
      2: R2=D;
      3: R3=D;
      4: R4=D;
      5: R5=D;
      6: R6=D;
      7: R7=D;
    endcase
  end
end
end

```

بدین ترتیب توصیف رفتاری regfile8x16 کامل خواهد بود.

Verilog دارای متغیرهایی از نوع حافظه memory است (آرایه‌ای از رجیسترها) که امکان ایجاد رجیستر فایل را به روش بسیار بهتری میسر می‌سازد ولی به دلیل عدم پشتیبانی Max+Plus II از این ویژگی (و برخی ویژگی‌های دیگر) از روش فوق استفاده شده است. برای بهره‌گیری از تمامی ویژگی‌های Verilog باید از کامپایلرهای کاملتری استفاده نمود. (کتاب مرجع)

- پروژه را به نام این فایل ست کرده آنرا Save&Check&Compile کنید. در صورت لزوم خطاهای طرح را رفع نمایید.
- مدول را شبیه سازی نموده، عملکرد آنرا بررسی نمایید.
- برای مدول یک symbol ایجاد و آنرا به شکل مناسب در آورید.
- پروژه را آرشیو کنید.

گزارش کار:

۱. تحویل نتایج شبیه‌سازی برای مدولهای Register File و Function Unit.

۲. توصیف رفتاری (behavioral) یک مدول shifter با قابلیت چندین شیفت به چپ و راست را به زبان Verilog بنویسید. این shifter دارای یک پورت اضافی بانام N به پهنای 4 بیت خواهد بود که تعداد شیفت را مشخص می‌کند. طرح خود را شبیه‌سازی و عملکرد آنرا بررسی نمایید.

طراحی Control Unit و Data Path

کامپیوتر Single-Cycle

نگاه کلی


در این آزمایش با استفاده از ماژولهای Function Unit و Register File و برخی عناصر دیگر، Data Path و Control Unit کامپیوتر تک سیکل (Single-Cycle) پایه را مدلسازی خواهیم نمود. برخی از مدولها (نظیر شمارنده برنامه PC و کدگشای دستورالعمل Instruction Decoder و...) توسط Verilog توصیف خواهد شد. همچنین نحوه استفاده از عناصر حافظه (lpm_ram, lpm_rom) را مشاهده خواهید نمود.

نحوه عملکرد کامپیوتر تک سیکل (Single-Cycle)

همانطور که می‌دانید اجرای هر دستورالعمل در کامپیوتر تک سیکل تنها در طول یک سیکل کلاک انجام می‌گیرد. بدین صورت که در لبه بالارونده هر کلاک PC به حافظه دستورالعمل (Instruction Memory) اعمال و دستورالعمل واکنشی (fetch) می‌شود. سپس این دستورالعمل کدگشایی شده (توسط Instruction Decoder) و سیگنالهای کنترلی به data path فرستاده می‌شوند. نهایتاً در لبه بالارونده بعدی کلاک داده‌ای در رجیستر فایل یا حافظه داده (Data Memory) نوشته می‌شود و همزمان دستورالعمل بعدی fetch می‌گردد. بدین ترتیب مدت زمان یک سیکل ساعت باید بزرگتر یا مساوی با مدت زمان اجرای طولانی‌ترین دستورالعمل باشد تا سیستم درست عمل کند.

روشهای زمانبندی

روش فوق که در آن از زمانبندی تحریک شونده با لبه (edge-triggered) استفاده شده است آسانترین روش زمانبندی محسوب می‌شود و با رعایت چند قانون ساده به درستی عمل خواهد کرد. در واقع با این فرض که کلاک به طور همزمان به تمامی رجیسترها و حافظه می‌رسد، اگر طول کلاک به اندازه کافی بزرگ باشد طرح به درستی عمل خواهد کرد و هیچگونه race (مسابقه) اتفاق نخواهد افتاد. Race زمانی اتفاق می‌افتد که محتویات یک رجیستر به سرعت نسبی عناصر منطقی مختلف بستگی پیدا کند.




در روش زمانبندی تحریک شونده بالبه لازم است که دوش شرط زیربرقرار باشد:
 ۱- مدت زمان یک سیکل ساعت بزرگتر از مقدار:

$$t_{prop} + t_{comb} + t_{setup}$$

باشد که در آن t_{comb} ماکزیمم تأخیر مدار ترکیبی، t_{setup} مدت زمانی که ورودی رجیستر قبل از لبه کلاک باید ثابت و پایدارنگه داشته شود و t_{prop} ماکزیمم تأخیرانتشار رجیستر است.

۲- مجموع تأخیر انتشارمدار ترکیبی و رجیستر باید بزرگتر از زمان t_{hold} باشد که در آن t_{hold} حداقل زمانی است که ورودی رجیستر بعد از لبه کلاک باید پایدارباقی بماند. این بدان معنی است که در لبه کلاک که خروجی رجیستر تغییری می کند این تغییر بعد از مدت زمان t_{hold} به ورودی رجیستر انتشار پیدا کند. این شرط تقریباً همواره برقرار است زیرا t_{hold} رجیستر بسیار کوچک است.



موضوع دیگری که باید مدنظر قرارگیرد مشکل Clock skew است که عبارت از رسیدن لبه کلاک به عناصر حافظه در زمانهای متفاوت بدلیل اختلاف در طول مسیرهایی است که سیگنال کلاک طی می کند. روش زمانبندی تحریک شونده بالبه دارای دو نقص است: نیاز به مدارمنطقی بیشتر و سرعت کم. روش دیگر clocking استفاده از زمانبندی تحریک شونده باسطح است. (Computer Organization&Design D.Patterson, H. Hennessy 1998)

مدلسازی Program Counter(PC)

شمارنده برنامه یک رجیستر 16 بیتی با قابلیت افزایش خودکار (AutoIncrement) در لبه بالارونده هر کلاک است. این ماجول را با استفاده از Verilog توصیف خواهیم کرد.

- New(File Menu) را انتخاب و Text Editor files و *.v را به عنوان نوع فایل مشخص کنید.
- فایل جدید را با نام PC.v ذخیره کنید.
- این ماجول دارای یک ورودی clk و یک خروجی InsAdd[15..0] است. module را تعریف و نوع پورتها را تعیین کنید.
- خروجی InsAdd را به صورت رجیستر تعریف کنید تا مقدار خود را حفظ نماید.
- مقدار اولیه PC را برابر x0000 قرار دهید. اینکار توسط دستور initial به صورتی که در کد زیر می بینید انجام می گیرد.

- در لبه بالارونده کلاک مقدار PC یک عدد افزایش می‌یابد. این کار را با استفاده از دستور **always** پیاده‌سازی کنید. کد کامل ماجول به شکل زیر خواهد بود:

```
// M. Mano 1997, "Computer Architecture"
// 16-bit Autoincrement Program Counter(PC)

module PC ( clk, InsAdd);

input clk;
output [15:0] InsAdd;

reg [15:0] InsAdd;

initial
begin
    InsAdd[15:0] = 16'b0;    //16 0: 16 bit 0
end

always @(posedge clk)
begin
    InsAdd <= InsAdd+1;
end

endmodule
```

- پروژه را **Save&Compile** کنید.
- می‌توانید طرح خود را شبیه‌سازی کنید تا از صحت عملکرد آن مطمئن شوید.
- یک **symbol** مناسب برای ماجول طراحی کنید.

مدلسازی Instruction Decoder

کدگشای دستورالعمل یک مدار ترکیبی (combinational) است که ورودی آن دستورالعمل (instruction) و خروجی آن سیگنالهای کنترلی است که به **data path** اعمال می‌شوند. این ماجول را با **Verilog** توصیف خواهیم کرد.

- یک فایل **Verilog** جدید با نام **Instruction_Decoder.v** ایجاد کنید.
- **Module** را تعریف و نوع پورت‌ها را مشخص کنید. این ماجول دارای یک ورودی **Ins** و چندین خروجی **DA, AA, BA, MB, FS, MD, RW, MW** است.
- تمامی این خروجیها از نوع **wire** (بدون حافظه) هستند. آنها را از نوع **wire** تعریف کنید.
- قدم بعدی تعیین رابطه خروجیها با ورودی است. قبلا گفته شد که مقداردهی متغیرهایی از نوع **wire** توسط دستور **assign** انجام می‌گیرد. این دستور نهادر قسمت همروند (**concurrent body**) ماجول قابل استفاده است و برای تعریف مدارهای ترکیبی مناسب می‌باشد.

- خروجیها را براساس **Ins[15:0]** با استفاده از دستور **assign** تولید کنید. به عنوان مثال می‌دانیم که جمله زیر توصیف **Verilog** این عملیات منطقی است:

```
assign RW = ~Ins[14]|Ins[13];    // -:not,  &:and,  |:or,  ^:xor
```

می‌توان برای این جملات تأخیر نیز وارد کرد تا مدلسازی دقیقتر باشد. به عنوان مثال جمله زیر:

```
assign #10 RW = ~Ins[14]|Ins[13];
```


عبارت سمت چپ تساوی را بعد از $10 * \text{unit_delay}$ به RW نسبت می‌دهد. (unit_delay در ابتدای کد مثلا برابر است 1ns می‌شود: 'timescale 1ns/100ps) (Verilog Digital System Design, Z. Navabi)
 کد کامل ماجول Instruction_decoder به صورت زیر خواهد بود:

```
// M. Mano 1997, "Computer Architecture";
// Single Cycle Instruction decoder

module Instruction_Decoder ( Ins, MW, RW, MD, FS, MB, BA, AA, DA);

input [15:0] Ins;
output MW, RW, MD, MB;
output [2:0] BA, AA, DA;
output [4:0] FS;

wire MW, RW, MD, MB;
wire [2:0] BA, AA, DA;
wire [4:0] FS;

assign DA[2:0] = Ins[8:6];
assign AA[2:0] = Ins[5:3];
assign BA[2:0] = Ins[2:0];
assign MB = Ins[15];
assign FS[4:0] = Ins[13:9];
assign MD = Ins[14];
assign RW = ~Ins[14] | Ins[13];
assign MW = ~RW;

endmodule
```

- پروژه را Save&Compile کنید.
- یک symbol مناسب برای ماجول طراحی کنید.

مدلسازی Zero_Fill

ماجول دیگری که در data path کامپیوتر تک سیکل استفاده شده است Zero_Fill می‌باشد. ورودی این ماجول مقدار 3 بیتی Const (همان [2:0] Ins) است که 13 بیت 0 (13'b0) به سمت چپ آن چسبانده شده و خروجی 16 بیتی تولید می‌شود. اینکار به منظور اطمینان از 0 بودن بیت‌های [15..3] ورودی Mux انجام می‌گیرد.

- یک فایل Verilog جدید با نام Zero_Fill.v ایجاد کنید.
- Module را تعریف و نوع پورت‌ها را مشخص کنید. این ماجول دارای یک ورودی [2:0] Ins و یک خروجی [15:0] Const است.
- Const[15:0] را از نوع reg تعریف کنید.

با استفاده از دستور always هرگاه تغییری در ورودی Ins اتفاق بیفتد خروجی با دستور مناسب
`module Zero-Fill (Const, Ins) و Const={13'b0, Ins[2:0]}` به روز شود.

```
input [2:0] Ins;
output [15:0] Const;
reg [15:0] Const;
always @(Ins)
r. begin
    Const = {13'b0, Ins[2:0]};
end
endmodule
```

- پروژه را Save&Compile کنید.
- یک symbol مناسب برای ماجول طراحی کنید.

استفاده از عناصر حافظه در Max+Plus II

همانطور که قبلاً دیدید Max+Plus II دارای کتابخانه‌ای با نام `mega_lpm_library` است که شامل عناصر پارامتری می‌شود. عناصر حافظه نظیر ROM و RAM جزو این کتابخانه می‌باشند و قابلیت تنظیم پهنای خطوط داده و آدرس را دارند. این عناصر همچنین دارای یک فایل آغازدهی (`Memory Initialization File` *.mif) هستند که می‌توان محتویات حافظه را در آن نوشت.

طراحی Data Path و Control کامپوتر Single-Cycle

در این مرحله از آزمایش با استفاده از عناصری که تاکنون طراحی کرده‌ایم کامپوتر تک سیکل را مدلسازی خواهیم نمود. اگرچه ما ماجولهای مختلف را در طراحی top-down به روشهای متفاوتی نظیر شماتیک و HDL مدلسازی کرده‌ایم ولی این ماجولها در طرح سطح بالا قابل ترکیب هستند. طبیعتاً استفاده از تنها یک ابزار مدلسازی (مثلاً HDL) باعث دقت و قابلیت انعطاف بیشتر طرح خواهد بود.

- فایل شماتیک کامپوتر تک سیکل را با نام `Single_Cycle.gdf` ایجاد و ذخیره کنید.
- عناصر `RegFile8x16`، `Function_Unit`، `PC Instruction_Decoder` و `Zero_Fill` را بر روی صفحه قرار دهید.

- دو عدد `BusMux` وارد و پارامتر `WIDTH` آنها را برابر 16 ست کنید.
- یک عدد `lpm_rom` وارد شماتیک کرده، در صفحه ادیت پارامترها مقادیر پارامترها را به صورت زیر ست کنید:

`LPM_FILE="ins_mem.mif"` (نام فایلی که در آن محتویات ROM را خواهیم نوشت).

`LPM_WIDTH=16` (پهنای باس داده برابر 16 بیت است).

`LPM_WIDTHHAD=8` (پهنای باس آدرس را برابر 8 قرار می‌دهیم).

بقیه پارامترها را بدون تغییر رها کنید.

از این ROM به عنوان حافظه کد (`Instruction Memory`) استفاده خواهیم کرد.

پارامتر `LPM_FILE` فایل آغازدهی ROM را مشخص می‌کند. این فایل را `ins_mem.mif` نامیده‌ایم که بعداً آنرا ایجاد و ادیت خواهیم کرد. در واقع این فایل محتویات ROM را مشخص می‌کند. برای تست کامپوتر تک سیکل، برنامه های اسمبلی کامپایل شده به زبان ماشین را درون این فایل وارد کرده و اجرا خواهیم کرد.

پارامتر `LPM_WIDTH` پهنای باس داده را مشخص می‌کند که در این طرح برابر 16 بیت است.

پارامتر `LPM_WIDTHHAD` پهنای باس آدرس را مشخص می‌کند. در طرح کامپوتر تک سیکل باس آدرس 16 بیتی (64KW حافظه) است ولی به منظور سادگی طرح و کم کردن زمان کامپایل تنها 8 بیت خط آدرس در نظر گرفته شده است بدین ترتیب ROM دارای 256 کلمه خواهد بود. (MAX+Plus II دارای محدودیت در مقدار فضای حافظه می‌باشد و توانایی کامپایل حافظه‌هایی با حجم بزرگ را ندارد.)

- یک عدد `lpm_ram-dq` وارد شماتیک کرده، در صفحه ادیت پارامترها، مقادیر پارامترها را به صورت زیرست کنید:

`LPM_FILE="data_mem.mif"` (نام فایلی که در آن محتویات RAM را خواهیم نوشت).

`LPM_WIDTH=16` (پهنای باس داده برابر 16 بیت است).

`LPM_WIDTHAD=8` (پهنای باس آدرس را برابر 8 قرار می دهیم).

بقیه پارامترها را بدون تغییر رها کنید.

از این RAM به عنوان حافظه داده (Data Memory) استفاده خواهیم کرد. کتابخانه `maga_lpm` دارای انواع RAM می باشد که `lpm_ram_dq` با پورت های داده ورودی و خروجی مجزا مناسبترین آنها برای طرح کامپیوتر تک سیکل می باشد.

پارامتر `LPM_FILE` فایل آغازدهی RAM را مشخص می کند. این فایل را `data_mem.mif` نامیده ایم که بعداً آنرا ایجاد و ادیت خواهیم کرد. از این فایل برای نوشتن داده های اولیه درون حافظه داده و تست برنامه های اسمبلی استفاده می نماییم.

در اینجا نیز جهت سادگی طرح، پهنای باس آدرس برابر 8 بیت ست شده است لذا طرح تنها دارای 256 کلمه داده خواهد بود.

- شماتیک Data Path و Control کامپیوتر تک سیکل را نظیر شکل ۱ کامل کنید.
- دقت کنید که خطوط آدرس عناصر حافظه نظیر شکل ۱، تنها شامل 8 بیت کم ارزش باس آدرس باشد.
- پرچمها را به عنوان خروجی طرح قرار دهید. (اگر طرح دارای خروجی نباشد خطا اعلام خواهد شد).
- پروژه را `Save&Check` کنید و در صورت وجود خطا آنها را رفع نمایید. (Warning هایی را که عدم وجود فایل های آغازدهی عناصر حافظه را اعلام می کنند نادیده بگیرید).
- پروژه را کامپایل `functional` کنید.


شیه سازی کامپیوتر Single-Cycle

در این قسمت با نوشتن یک برنامه اسمبلی و قراردادن آن درون حافظه کد، طرح را تست خواهیم نمود. برنامه اسمبلی زیر دو مقدار ثابت را درون رجیسترهای R1 و R2 قرار داده (با فرض مقادیر اولیه رجیسترها برابر 0) و آنها را باهم جمع می کند و نتیجه را در رجیستر R3 می نویسد:

```
ADI R1,R0,5 // R1<-R0+5
ADI R2,R0,3 // R2<-R0+3
ADD R3,R2,R1 // R3<-R1+R2
```

کد زبان ماشین این برنامه به صورت زیر خواهد بود:

```
x8445 //1000010001000101
x8483 //1000010010000011
x04D1 //0000010011010001
```




Data Path & Control of Single-cycle Computer

- Simulator(MAX+plus II menu) را انتخاب کنید تا پنجره simulator باز شود.
 - Initialize Memory... (Initialize menu) را انتخاب نمایید تا پنجره Initialize Memory باز شود.
 - LPM_ROM را از لیست Memory Name انتخاب کنید.
- لیستی که مشاهده می کنید محتویات حافظه کد را نشان می دهد. می توانید با انتخاب هر آدرس، داده 16 بیتی آنرا تعیین کنید.
- کد زبان ماشین فوق را وارد این لیست کنید.
 - دکمه Export File... را انتخاب کنید و نام فایل را ins_mem.mif قرار داده در دایرکتوری خود ذخیره نمایید. بدین ترتیب فایل ins_mem.mif ایجاد و هنگام سازی مورد استفاده قرار می گیرد.
 - Waveform Editor را اجرا و گره های CLK، Insadd[15..0] و Ins[15..0] و R0-R7 را انتخاب نمایید.
 - سیگنال CLK را انتخاب و روی آیکون Overwrite Clock (سمت چپ صفحه) کلیک کرده و OK کنید. بدین ترتیب سیگنال کلاکی با فرکانس مشخص (مثلا 100MHz) تولید خواهد شد.
 - پروژه را Save&Simulate کنید.
 - با بررسی شکل موج و مقادیر رجیسترها در Waveform Editor درستی نتیجه را بررسی کنید. (بعد از 3 کلاک مقدار R3 باید برابر 8 باشد).
 - پروژه را آرشیو کنید.

گزارش کار:

1. تحویل نتایج شبیه سازی برنامه اسمبلی فوق.
2. Data Path طراحی شده توانایی اجرای کدامیک از دستورات LDI، BR(Branch)، BZ(Branch Zero)، MOV، AND و XOR را دارد؟ در صورت عدم امکان توضیح دهید که چه قسمتهایی از Data Path و Control باید تغییر کنند تا طرح از این دستورات نیز پشتیبانی نماید.
3. برنامه ای بنویسید که محل دو مقدار موجود در حافظه داده (مثلا در آدرسهای x00 و x01) را تعویض نماید (swap). برای اینکار ابتدا حافظه داده را به کمک فایل data_mem.mif مقداردهی اولیه کرده و کد ماشین برنامه را درون حافظه کد (فایل ins_mem.mif) بنویسید، سپس برنامه را شبیه سازی نمایید.

فرق jump و Branch
 jump مطلقاً است (دقیقاً آدرس ماقبله را درون PC جاگذاری می کند)
 Branch نسبی است (offset را درون PC جاگذاری می کند و offset با آن جمع می شود)



B: نشان می دهند روشن آدرس دهی است امر یا بشود آدرس دهی بلا فصل است و دارد مستقیم (zero-fill) می آید امر منفرجه انداز رجیستر قابل می آید.
 نوع دستورات ماقبله ← Load (خواندن از حافظه) = نوشته شدن به نیت
 Store (نوشته شدن ماقبله) (داده از نیت به حافظه می آید)

برای دستور Store: RW و LK مقدار درون ماقبله نوشته می شود.
 برای دستور Load: مقدار آن را می کشیم و مقدار آن خوانده می شود درون رجیستر قابل نوشتن می شود.


۴ بیت ۱۰ و ۱۰ که ۱۰ در لیس می باشد برای تغییر مد کاری می باشد
 قبول ۴ - دو بستر اول در واقع نشان دهنده بیت است که عمل درون Function-unit می باشد.

PL: Program Counter Load, کنترل کننده PC می باشد.
 دستور Branch: با این است که در بقیه مواقع منفرجه می آید.
 B: Branch: عمل می کند و Branch می باشد.

۲۴

if $PL=0 \Rightarrow inc=1$

if $PL=1 \Rightarrow JB=$
 $JB=$



طراحی Control Unit و Data Path

کامپیوتر Multi-Cycle

نگاه کلی

در این آزمایش Data Path و Control Unit کامپیوتر چند سیکل (Multi-Cycle) پایه را مدل‌سازی خواهیم نمود. برخی از مدول‌ها (نظیر شمارنده برنامه PC و رجیستر دستورالعمل Instruction Register و...) توسط Verilog توصیف و Data Path سیستم طراحی خواهد شد. Control Unit به صورت یک ماشین حالت (FSM) با استفاده از Verilog توصیف می‌شود.

نحوه عملکرد کامپیوتر چند سیکل (Multi-Cycle)

اجرای هر دستورالعمل در کامپیوتر چند سیکل در طول چندین سیکل کلاک انجام می‌گیرد. در آزمایش قبل مشاهده کردید که در کامپیوتر تک سیکل طول هر سیکل ساعت باید حداقل برابر مدت زمان اجرای دستورالعمل با بیشترین زمان اجرا باشد. این کار موجب می‌شود که در بعضی از دستورالعمل‌هایی که سریعتر اجرا می‌شوند پردازنده بیکار بماند و باعث کاهش کارایی سیستم گردد. با تقسیم اجرای هر دستورالعمل به چندین کلاک و در عین حال کاهش زمان سیکل کلاک، می‌توان دستورالعمل‌های مختلف را در تعداد کلاک‌های متفاوت اجرا کرد. بدین ترتیب اجرای یک دستورالعمل پیچیده ممکن است 10 کلاک به طول انجامد ولی دستورالعمل‌های ساده‌تر مثلاً در 3 کلاک اجرا شوند. مزیت دیگر اینکار آن است که از ماجول‌های مختلف موجود در Data Path می‌توان در طی اجرای یک دستورالعمل چندین بار استفاده کرد. به عنوان مثال در کامپیوتر چند سیکل تنها یک واحد حافظه وجود خواهد داشت که هم شامل کد و هم شامل داده است. به علاوه، طرح Multi-Cycle امکان ایجاد سیستم Pipeline را فراهم می‌نماید که نوعی پردازش موازی درون پردازنده محسوب می‌شود و کارایی سیستم را در حد قابل توجهی افزایش می‌دهد.


Control و Data Path کامپیوتر چند سیکل

Data Path کامپیوتر چند سیکل دارای تفاوت‌هایی با کامپیوتر تک سیکل است:

۱. در کامپیوتر چند سیکل نیاز به رجیسترهای اضافی است تا خروجی‌های ماجول‌های مختلف را در طی کلاک‌های متوالی ذخیره نماید. یکی از این رجیسترها (Instruction Register) IR است که دستورالعمل واکنشی شده از حافظه را حفظ می‌کند.
۲. نیاز به مالتی پلکسرها (MUX) اضافی است تا امکان استفاده از یک ماجول به منظورهای متعدد فراهم شود.

۳. Register File دارای یک رجیستراسی R8 برای استفاده موقت در بعضی از دستورالعملها (نظیر LRI) است. لذا طرح Register File باید اصلاح شود.


۴. PC نیاز به یک سیگنال کنترلی (PC Increment) دارد و لذا طرح قبلی باید اصلاح شود. Control Unit کامپیوتر چندسیکل یک ماشین حالت (FSM) است که دیاگرام حالت یا ASM chart آن ابتدا باید مشخص شود تا بتوان آنرا طراحی کرد. در این آزمایش تنها 6 دستورالعمل را در نظر گرفته ایم لذا دیاگرام حالت به صورت زیر خواهد بود:



برای توصیف دقیق واحد کنترل باید مقادیر سیگنالهای کنترلی درون هر حالت (state) مشخص شود تا عملیات مورد نظر اجرا گردد.

واحد کنترل را می توان به دو روش Hardwired و Microprogrammed پیاده سازی کرد. در این آزمایش واحد کنترل Hardwired بررسی می شود.

شکل کلی واحد کنترل Hardwired به صورت زیر است:



مدلسازی Program Counter(PC)

شمارنده برنامه یک رجیستر 16 بیتی با یک سیگنال کنترلی (PC Increment) است که اگر برابر 1 باشد در لبه بالارونده کلاک مقدار PC یک واحد افزایش می یابد.

- توصیف این ماجول را با نام PC1 به زبان Verilog بنویسید.
- پروژه را Save&Compile&Simulate کنید.
- یک symbol مناسب برای ماجول طراحی کنید.

مدلسازی Instruction Register

رجیستردستورالعمل (IR) یک رجیستر 16 بیتی با یک سیگنال کنترلی (Instruction Load) است که اگر برابر 1 باشد در لبه بالارونده کلاک ورودی (دستورالعمل) را درون خود ذخیره می کند.

- توصیف این ماجول را با نام IR به زبان Verilog بنویسید.
- پروژه را Save&Compile&Simulate کنید.
- یک symbol مناسب برای ماجول طراحی کنید.

اصلاح Register File

Register File کامپیوتر چند سیکل دارای 9 رجیستر 16 بیتی است و لذا نیاز به خطوط آدرس 4 بیتی دارد. هرگاه یکی از آدرسها برابر 1xxx باشد R8 به عنوان رجیستر موقت انتخاب خواهد شد.

- توصیف این ماجول را با نام Regfile9x16 به زبان Verilog بنویسید.
- پروژه را Save&Compile&Simulate کنید.
- یک symbol مناسب برای ماجول طراحی کنید.

می توانید ماجولهای فوق را شبیه سازی کنید تا از صحت عملکرد آنها مطمئن شوید.

طراحی Control Unit ماشین Multi-Cycle

این ماجول را به کمک زبان Verilog مدل‌سازی می‌کنیم.

• یک فایل Verilog جدید با نام `Control_Unit.v` ایجاد کنید.

ابتدا مقادیر پارامترها را با استفاده از دستور `define` تعریف می‌کنیم اینکار باعث خواناتر شدن کد خواهد شد. دستور:

```
`define start 4'd0 //start=0000b
```

`start` را برابر عدد دسیمال 0 به طول 4 بیت قرار می‌دهد. چون ماشین دارای 9 حالت است 4 بیت کافی خواهد بود.

• پارامترهای حالتها (state) را به صورت زیر تعریف نمایید.

```
//***** State parameters
`define start 4'd0 //start=0000b
`define IF 4'd1 //IF=0001b
`define EX0 4'd2 //EX0=0010b
`define S_ADI 4'd3 //S_ADI=0011b
`define S_LD 4'd4 //S_LD=0100b
...
...
```

• پارامترهای opcode را به صورت زیر تعریف نمایید.

```
//***** opcode parameters
`define ADI 7'b1000010
`define LD 7'b0110000
`define ST 7'b0100000
`define INC 7'b0000001
`define NOT 7'b0001110
`define ADD 7'b0000010
```

• پارامترهای FS را به صورت زیر تعریف نمایید.

```
//***** Function Select parameters
`define transfer A 5'b00000
`define inc_A 5'b00001
`define A_add_B 5'b00010
`define A_add_B_plus_1 5'b00011
`define A_add_not_B 5'b00100
`define A_sub_B 5'b00101
...
...
```

• ماجول را با مشخص کردن ورودیها و خروجیها و تعیین نوع آنها تعریف کنید. خروجیها باید از نوع `reg` تعریف شوند.

طراحی ماشین حالت نیاز به دو متغیر با نامهای `present_sate` و `next_state` دارد تا دنباله تغییر حالتها حفظ شود.

`present_state` حالت فعلی که ماشین در آن قرار دارد را نشان می‌دهد و `next_state` حالت بعدی را که به آن

گذر خواهد شد مشخص می‌کند.

• این دو متغیر را به صورت زیر تعریف کنید:

```
reg [3:0] present_state, next_state; // variables to keep track of state transitions
```

• حالت اولیه ماشین در لحظه شروع `start` است. به کمک ساختار `initial` حالت اولیه ماشین را برابر `start` قرار دهید.

```
initial
begin
    present_state=`start;
    next_state=`start;
end
```

در لبه بالا رونده کلاک حالت سیستم با توجه به opcode و حالتی که ماشین در آن قرار دارد عوض می‌شود.

• با استفاده از ساختار `always` به صورت زیر می‌توان این عملیات را پیاده سازی نمود:

```
always @(posedge CLK) // At positive edge of clock change state
    present_state=next_state;
```

هرگاه که حالت سیستم عوض می شود سیگنالهای کنترلی Data Path باید تغییر می کنند. همچنین حالت بعدی که ماشین به آن گذر خواهد کرد نیز باید مشخص شود.

- با استفاده از ساختار **always** و **case** به صورت زیر می توان این عملیات را انجام داد:

```
always @(present_state or opcode)
begin
    {MW, MM, RW, MD, MB, TB, TA, TD, PI, IL}=10'b0000000000;
    FS[4:0]=4'b0000;

    case (present_state)
        `start:
        begin
            next_state=`IF;
        end
        `IF:
        begin
            MM=1;
            IL=1;
            PI=1;
            next_state=`EX0;
        end
        `EX0:
        begin
            case (opcode)
                `ADI: next_state=`S_ADI;
                `LD:  next_state=`S_LD;
                `ST:  next_state=`S_ST;
                `INC: next_state=`S_INC;
                `NOT: next_state=`S_NOT;
                `ADD: next_state=`S_ADD;
                default: next_state=`start;
            endcase
        end
        `S_ADI:
        begin
            MB=1;
            RW=1;
            FS[4:0]=`A_add_B;
            next_state=`IF;
        end
        `S_LD:
        begin
            MD=1;
            RW=1;
            next_state=`IF;
        end
        ...
        ...
        ...
        default: next_state=`start;
    endcase
end
endmodule
```

داخل این کد **procedural**، هنگام تغییر حالت ابتدا تمامی سیگنالهای کنترلی غیرفعال می شوند سپس با توجه به حالت فعلی ماشین (**present_state**) سیگنالهای کنترلی لازم فعال شده و نهایتاً حالت بعدی ماشین (**next_state**) مشخص می گردد. کد توصیف ماجول را به شیوه فوق تکمیل کنید.

- پروژه را **Save&Compile&Simulate** کنید.
- یک **symbol** مناسب برای ماجول طراحی کنید.

طراحی ماشین Multi-Cycle

اکنون می‌توانید کامپوتر چند سیکل را مدلسازی نمایید.

- شماتیک Data Path و Control کامپوتر چند سیکل را نظیر شکل ۱ کامل کنید.
- برای اینکه سیستم درست کار کند لازم است که حافظه ماشین آسنکرون باشد لذا نیازی به سیگنال کلاک ورودی نیست. برای آسنکرون کردن خواندن و نوشتن در حافظه پارامترهای این عنصر را به صورت زیر ست کنید:
- پارامترهای `inlock` و `outclock` حافظه را `unused` انتخاب کنید.
- پارامترهای `LPM_ADDRESS_CONTROL`، `LPM_INDATA` و `LPM_OUTDATA` را برابر `UNREGISTERED` قرار دهید.
- دقت کنید که خطوط آدرس حافظه نظیر شکل ۱، تنها شامل ۸ بیت کم ارزش باس آدرس باشد. در اینجا نیز جهت سادگی طرح، پهنای باس آدرس برابر ۸ بیت قرارداد شده است لذا طرح تنها دارای ۲۵۶ کلمه حافظه خواهد بود.
- پروژه را `Save&Check` کنید و در صورت وجود خطا آنها را رفع نمایید.
- پروژه را کامپایل `functional` کنید.

شبیه سازی ماشین Multi-Cycle


برنامه اسمبلی زیر دو مقدار ثابت را درون رجیسترهای R1 و R2 قرار داده (با فرض مقادیر اولیه رجیسترها برابر 0) و آنها را باهم جمع می‌کند و نتیجه را در رجیستر R3 می‌نویسد:

```
ADI R1,R0,5 // R1<-R0+5
ADI R2,R0,3 // R2<-R0+3
ADD R3,R2,R1 // R3<-R1+R2
```


- کد زبان ماشین فوق را درون حافظه سیستم ذخیره کنید.
- پروژه را `Save&Simulate` کنید.
- با بررسی شکل موج و مقادیر رجیسترها در `Waveform Editor` درستی نتیجه را بررسی کنید. (بعد از ۹ کلاک مقدار R3 باید برابر ۸ باشد).

گزارش کار:

۱. تحویل نتایج شبیه سازی برنامه اسمبلی فوق.
۲. Control و Data Path ماشین چند سیکل را اصلاح کنید تا دستورات `BR(Branch)` و `BZ(Branch Zero)` را نیز پشتیبانی نماید. ابتدا برای این دستورالعملها `opcode` در نظر بگیرید و سپس دیاگرام حالت و توصیف واحد کنترل را اصلاح کنید.
۳. برنامه‌ای بنویسید که ماکزیمم مقدار یک آرایه ۱۰ عنصری را پیدا کند. برنامه را بر روی ماشین اصلاح شده فوق اجرا و درستی عملیات را بررسی کنید.



Data Path & Control of Multi-cycle Computer



Data Path & Control of Multi-cycle Computer