


## الکترونیک دیجیتال

در درس مدارهای الکترونیکی دیود و ترانزیستور معرفی گردید و به جنبه تقویت کنندگی ترانزیستور به طور مفصل پرداخته شد. در درس الکترونیک دیجیتال بیشتر به جنبه قطع و وصل شدن قطعاتی مثل دیود و یا ترانزیستور پرداخته می شود و به عبارت دیگر چگونگی پیاده سازی منطق کلیدی (switching logic) را با استفاده از این قطعات بررسی خواهیم نمود.

کاربرد ترانزیستور تنها به تقویت سیگنال ها محدود نمی شود و می توان از آن به عنوان یک سوئیچ در مدارات استفاده نمود. در مدار شکل زیر یک معکوس گر (Inverter) را مشاهده می نمائید.



باید توجه داشت برای عمل معکوس سازی نقطه ی کار باید در امتداد خط بار از قطع به اشباع سوئیچ نماید.

در مدار شکل بالا به ازای ورودی  $V_i$  مناسب ترانزیستور روشن می شود و جریان  $I_C = \beta \times I_B$  از مقاومت  $k$   $0.82$  می گذرد. واضح است که هر چه جریان  $I_B$  بیشتر باشد جریان  $I_C$  و لذا ولتاژ دو سر مقاومت  $0.82 k$

افزایش می یابد و در نتیجه  $V_{CE}$  کاهش می یابد. (با افزایش جریان از یک مقاومت ولتاژ دو سر مقاومت افزایش می یابد و در نتیجه در مسیر این ولتاژ افت ولتاژ به وجود می آید .)

بنابراین برای اینکه ترانزیستور به حالت اشباع برود ( $V_{CE} = 0.2$ ) باید جریان  $I_B$  از یک حدی بیشتر باشد.

در این مدار به ازای ورودی  $5V$  ترانزیستور باید به حالت اشباع برود. برای اطمینان فرض می کنیم

ترانزیستور به ازای ورودی  $5V$  ترانزیستور به حالت اشباع رفته است ، لذا :

$$KVL(BE) : V_i = 68k \times I_B + 0.7 + 0 \quad \rightarrow \quad I_B = (5-0.7) / 68 = 0.06 \text{ mA}$$

$$KVL(CE) : 5 = (I_C \times 0.82k) + 0.2 + 0 \quad \rightarrow \quad I_C = 5.8 \text{ mA}$$

$$I_{C(sat)} < \beta \times I_B \quad \rightarrow \quad 5.8 < 125 \times 0.068 = 8.5$$

فرض اشباع بودن ترانزیستور را تایید می نماید.

هنگامی که  $V_i = 0$  است به دلیل آنکه  $I_B = 0$  و به تبع آن  $I_C = 0$  است لذا ولتاژ دو سر مقاومت

$0.82k$  صفر بوده و تمامی ولتاژ  $5V$  بر روی  $V_{CE} = V_C$  می افتد .

مدارات مجتمع بر حسب آنکه چه تعداد ترانزیستور در یک IC مجتمع شده اند به صورت زیر طبقه بندی

می شوند:


$$SSI(\text{Small Scale Integration}) < 10$$

$$MSI(\text{Medium Scale Integration}) < 100$$


$$LSI(\text{Large Scale Integration}) < 10^4$$

$$VLSI(\text{Very Large Scale Integration}) < 10^5$$


$$ULSI(\text{Ultra Large Scale Integration}) > 10^5$$



### قطع و وصل ترانزیستور




فرض نمائید شکل موج بالا به عنوان ورودی مدار زیر مورد استفاده قرار گیرد .



پالس ورودی بین دو مقدار  $V_1$  و  $-V_2$  تغییر می‌کند. باید توجه داشت گر چه برای اشباع ترانزیستور ولتاژ  $V_1$  و برای به حالت قطع بردن آن ولتاژ  $-V_2$  مناسب است ولی به محض تغییر ولتاژ ورودی حالت ترانزیستور به سرعت عوض نخواهد شد. مدت زمانی را که طول می‌کشد تا ترانزیستور از حالت قطع به اشباع برود، زمان وصل ( $t_{ON}$ ) و زمان لازم جهت به قطع رفتن آن از حالت اشباع را زمان قطع ( $t_{off}$ ) گویند

$$t_{on} = t_r + t_d.$$

$$t_{off} = t_s + t_f$$



$t_d$  (delay): زمان تاخیر میان تغییر حالت ورودی و شروع پاسخ خروجی است.

$t_r$  (raise): زمان صعود از ۱۰ درصد  $I_C$  تا ۹۰ درصد  $I_C$  است.

$t_f$  (fall): زمان نزول از ۹۰ درصد  $I_C$  به ۱۰ درصد  $I_C$  است.

$t_s$  (store): زمان ذخیره نامیده می شود و مدت زمانی است که لازم است تا حامل های اقلیت اضافی از

بیس خارج شوند. در ترانزیستور ها همین زمان ذخیره است که به عنوان عامل اصلی کاهش سرعت کلید

ترانزیستوری شناخته می شود.

در یک ترانزیستور به طور معمول خواهیم داشت:

$$t_s = 120 \text{ ns}$$

$$t_d = 25 \text{ ns}$$

$$t_r = 14 \text{ ns}$$

$$t_f = 12 \text{ ns}$$

→

$$t_{on} = t_r + t_d = 38 \text{ ns}$$



$$t_{\text{off}} = t_s + t_f = 132 \text{ ns}$$


باید توجه داشت دو عامل در بوجود آوردن  $t_d$  (زمان تاخیر) موثر هستند:

(۱) مدتی که طول می کشد تا ترانزیستور در آستانه ی ناحیه ی فعال قرار گیرد که آن را با  $t_{d1}$  نشان می دهیم. در این مرحله حامل های اقلیت اضافی از امیتر وارد بیس می شوند. (این حامل ها برای پیوند بیس کلکتور حامل اقلیت به حساب می آیند)

(۲) بعد از طی مرحله ی اول حامل های اقلیت اضافی وارد ناحیه ی بیس شده ولی هنوز مدت زمانی لازم است تا این حامل ها طول بیس را پیموده وارد کلکتور شوند و جریان  $I_c$  را پدید آورند که آن را با  $t_{d2}$  نشان می دهیم.


$$t_d = t_{d1} + t_{d2}$$

فرض کنید در یک ترانزیستور PNP مطابق شکل جریان برقرار شود، ابتدا



حامل های اکثریت یعنی حفره ها از  $E$  وارد  $B$  می شوند و وقتی  $B$  دارای تعدادی حفره می شود چون حفره به عنوان حامل اقلیت قبلا به راحتی به  $C$  وارد می شد؛ حالا که تعدادش بیشتر شده جریان خوبی را ایجاد می کند. با این توصیف تاخیر ها به راحتی قابل درک هستند.

## پشت سر هم بستن گیت ها:



ولتاژ آستانه (Threshold): مقدار ولتاژ ورودی است که می تواند تغییر وضعیتی در خروجی گیت ایجاد نماید. به بیان دیگر ولتاژ آستانه ، مرز بین سطح صفر و سطح یک در ورودی است. یک تقریب قابل قبول برای این مقدار ولتاژ حد وسط  $V_{IH(min)}$  و  $V_{IL(max)}$  است.

اگر دو گیت TTL مشابه با مشخصات بیان شده در شکل بالا داشته باشیم می توانیم آن ها را به دنبال یکدیگر به صورت متوالی ببندیم؛

↑  
TTL  
CMOS  
CMOS

↑  
TTL  
CMOS  
TTL


زیرا:

$$NM_H = V_{OH(min)} - V_{IH(min)}$$

$$NML = V_{IL(max)} - V_{OL(max)}$$

$$V_{OH(MIN)} > V_{IH(min)}$$


$$V_{IL(max)} > V_{OL(max)}$$



### ظرفیت خروجی:


وقتی ترانزیستور  $T_1$  به اشباع برود خروجی  $out$  برابر ولتاژ دو سر  $0.2 V_{CE(sat)}$  بوده که معادل صفر منطقی است. اگر ترانزیستور  $T_1$  خاموش شود، چون  $I_C = 0$  شده و جریان عبوری از  $R_C$  صفر می شود لذا ولتاژ خروجی  $out$  برابر  $V_{CC}$  می گردد که معادل یک منطقی خواهد بود. سطح ولتاژ یک منطقی به ظرفیت خروجی گیت بستگی دارد و هر چه تعداد بار خروجی بیشتر شود، سطح ولتاژ یک منطقی پایین تر خواهد بود به طوری که اگر مقاومت ورودی طبقه ی متصل شده به خروجی مدار را  $R_{in}$  بگیریم، با اضافه شدن تعداد طبقات، مقاومت دیده شده از خروجی  $out$  کاهش یافته به طوری که اگر  $N$  طبقه را به خروجی مدار وصل نماییم، مقاومت دیده شده از خروجی  $out$  برابر  $R_{in} / N$  خواهد بود و ولتاژ خروجی  $out$  برابر خواهد شد با:

$$V_{out} = [ V_{CC} / (R_C + R_{in} / N) ] \times R_{in} / N$$



**Standard TTL**

در شکل زیر مدار یک گیت NAND استاندارد TTL را مشاهده می‌کنید. این NAND دارای دو ورودی است که از دو پایه ی امیتر  $T_1$  گرفته شده اند. به ترانزیستور  $T_1$  که دارای دو امیتر مشابه است -multiple Emitter گفته می شود. طبقه ی خروجی مدار از دو ترانزیستور  $T_3$  و  $T_4$  که روی هم سوار شده اند تشکیل شده است که به این طبقه Totem-pole گفته می شود. وظیفه ی این دو ترانزیستور تامین جریان در دو طرف می باشد؛ به طوری که اگر ترانزیستور  $T_3$  خاموش و  $T_4$  روشن باشد خروجی از طریق  $T_4$  به زمین متصل بوده و به عنوان تخلیه کننده ی جریان (Current Sinking) عمل می نماید.



Inpu stage    
 Driver stage    
 Output stage

اگر ترانزیستور  $T_3$  روشن و  $T_4$  خاموش باشد خروجی از طریق  $T_3$  به ولتاژ مثبت  $V_{CC}$  متصل بوده و لذا جریانی از  $V_{CC}$  و ترانزیستور  $T_3$  به سمت خروجی عبور کرده و  $T_3$  به عنوان تغذیه کننده جریان (Current Sourcing) عمل خواهد نمود. در شکل دو دیود  $D_2$  و  $D_3$  در ورودی مدار محافظت قرار داده شده اند که در صورتی که ورودی ها منفی باشند روشن می شوند. کار ترانزیستور  $T_2$  ایجاد دو سیگنال مکمل در  $C$ ،  $E$  خود و انتقال آن به طبقه ی **totem-pole** است. به دلیل آنکه این دو سیگنال ناهم فاز (**out-of-phase**) هستند به ترانزیستور  $T_2$  جدا کننده فاز (**phase splitter**) گفته می شود. وقتی هر دو ورودی در منطق ۱ ( $5V$ ) باشند اتصال  $BE(T_1)$  به صورت معکوس عمل کرده و در ناحیه ی فعال معکوس قرار می گیرد به صورتی که ضریب تقویت جریان آن کمتر از واحد خواهد بود. در این حالت کلکتور به جای امیتر عمل نموده و لذا جریانی از  $V_{CC}$  از طریق  $R_1$  و  $T_1$  وارد بیس  $T_2$  می شود. این جریان برابر  $I_{B2} = (1 + \beta_1) \times I_{B1} = 2 \times I_{B1}$  بوده و به راحتی می تواند  $T_2$  را به اشباع ببرد. لذا  $V_{CE(T2)} = 0.2$  و  $V_{BE(T4)} = 0.7$  و  $V_{CE(T4)} = 0.2$  خواهد بود.

$V_{BE(T4)} = 0.7$  و ولتاژ دو سر مقاومت  $R_3$  است و این ولتاژ ترانزیستور  $T_4$  را روشن می کند. لذا  $V_{BE(T4)} = 0.7$  و  $V_{CE(T4)} = 0.2$  خواهد بود و در نتیجه ولتاژ خروجی مدار برابر  $0.2$  بوده که به معنای صفر منطقی است.

از طرفی می دانیم که:

$$V_{B(T3)} = V_{C(T2)} = V_{CE(T2)} + V_{BE(T4)} = 0.2 + 0.7 = 0.9$$

و اگر قرار باشد که  $T_3$  روشن باشد  $V_{E(T3)} = 0.2V$  باید باشد که چون آند  $D_1$  مقدار  $0.2$  و سوی کاتد آن نیز  $0.2$  است لذا  $D_1$  قطع بوده و در نتیجه ترانزیستور  $T_3$  نیز خاموش خواهد بود. توجه شود اگر دیود  $D_1$  وجود نمی داشت

$$V_{BE(T3)} = 0.9 - 0.2 = 0.7$$

می شد و لذا ترانزیستور  $T_3$  در این حالت روشن می بود. با تعیین وضعیت ترانزیستور ها می توان

مشخصات دیگر مدار را نیز محاسبه نمود.

$$V_{B1} = V_{BC(T1)} + V_{BE(T2)} + V_{BE(T4)} = 3 \times 0.7 = 2.1$$

$$I_{B1} = (5 - 2.1) / 4000 = 0.725 \text{ mA}$$

$$I_{C(T2)} = I_{R2} - I_{B(T3)} = (V_{CC} - V_{B(T3)}) / R_2 = (5 - 0.9) / 1600 = 0.25 \text{ A}$$

$$I_{R3} = V_{BE(T4)} / R_3 = (0.7) / 1000 = 0.7 \text{ mA}$$


$$I_{E(T2)} = I_{B(T2)} + I_{C(T2)} = 2 \times (0.725) + 2.5 = 3.95 \text{ mA}$$

$$I_{B(T4)} = I_{E(T2)} - I_{R3} = 3.95 - 0.7 = 3.28 \text{ mA}$$

توجه شود که  $T_3$  خاموش بوده و لذا  $I_{C(T3)} = 0$  خواهد بود. از طرفی  $I_{C(T4)}$  به مقدار مقاومت بار متصل

شده به خروجی (ظرفیت خروجی) بستگی دارد. برای مثال اگر تنها یک گیت مطابق شکل زیر به خروجی متصل

شود جریان خروجی  $I_{out}$  به این ترتیب به دست می آید:



چون خروجی صفر است لذا ورودی برای طبقه ی بعدی هم صفر بوده و  $T_1$  اشباع است.

$$I_{B(T1)} = (V_{CC} - (V_{BE(T1)} + V_{CE(T4)})) / R_1$$

$$= (5 - 0.7 - 0.2) / 4000 = 1.01 \text{ mA}$$

$$I_{out} = I_{C(T1)} + 1.01 = 1.01 \text{ mA}$$

اگر ظرفیت خروجی  $N$  باشد  $I_{out} = N \times 1.01$  خواهد شد ولی برای آنکه  $T_4$  در اشباع بماند باید

$$\beta > N \times 1.01 \times \text{حداکثر ظرفیت خروجی}$$

$$N_{(max)} = [I_{B(T4)} \cdot \beta] / 1.01$$

خواهد شد.

در صورتی که یکی از ورودی ها یا هر دوی آن ها در سطح منطقی صفر ( $0.2v$ ) قرار گیرند اتصال  $BE(T1)$  بایاس موافق شده و لذا  $T_1$  به طور کامل روشن می شود. در این حالت  $V_{B(T1)}$  به  $0.9v$  کاهش پیدا نموده و

$$V_{C(T1)} = V_{CE(sat)} + 0.2 = 0.4 \text{ v}$$

خواهد بود. این ولتاژ در حدی نیست که بتواند  $T_2$  را روشن نماید چون اگر  $V_{B(T2)} = 0.4$  باشد ولتاژ امیتر

آن باید  $0.7$  ولت پایین تر و  $V_{E(T2)} = -0.3$  باشد که غیر ممکن است. لذا  $T_2$  و متعاقباً  $T_4$  خاموش خواهند

بود (جریان حامل های اضافی  $B(T4)$  از طریق مقاومت  $1k$  تخلیه می شوند و سپس  $T_4$  خاموش می

شود. همچنین به محض آنکه ورودی به صفر منطقی برود ترانزیستور  $T_2$  می خواهد خاموش شود، در این حالت

جریان تخلیه بالایی از  $B(T2)$  خارج و از طریق کلکتور  $T_1$  تخلیه می شود. با خاموش شدن  $T_2$ ،  $T_1$  به اشباع

می رود. لذا نقش  $T_1$  در سرعت بخشیدن به خاموش شدن  $T_2$  مشهود است.)

ترانزیستور  $T_3$  روشن بوده و جریانی از  $V_{CC}$  و از طریق مقاومت  $R_2$  و  $B(T3)$  به سوی خروجی (current

sourcing) برقرار می شود. (به دلیل عمل  $T_3$  که ولتاژ خروجی را به سطح یک منطقی می کشد به آن

active pull up هم گفته می شود.)

بسته به جریان خروجی ترانزیستور  $T_3$  در ناحیه ی فعال یا اشباع خواهد بود و خواهیم داشت :



$$V_{out(active)} = V_{cc} - i_{out} / (\beta + 1) 1.6k - V_{BE(T2)} - V_D \rightarrow i_{B(T3)} = i_{out} / (\beta + 1)$$


$$V_{out(sat)} \approx V_{cc} - i_{out}(130) - V_{CE(sat)} - V_D$$

out = open circuit  $\rightarrow i_{out} \approx 0 \rightarrow v_{out} = V_{cc} - V_{BE(T3)} - V_D = 5 - 0.7 - 0.7 = 3.6V$

در جدول زیر می توان عملکرد این گیت NAND را به ازای ورودی های مختلف خلاصه نمود .

A	B	T1	T2	T3	T4	Out
1	1	On(inverse)	on	off	on	0.2(Low)
0	0	on	off	on	off	3.8(high)
0	1	on	off	on	off	3.8(high)
1	0	on	off	on	off	3.8(high)

در نمودار زیر مشخصه انتقال TTL را مشاهده می نمایید.



**محدوده نویز (noise margin) :**

وقتی هر دو ورودی در سطح منطقی یک ( $3.8v$ ) قرار داشته باشند دیود موجود در پیوند  $BE(T1)$  در بایاس معکوس قرار خواهند داشت. قرار گرفتن یک ولتاژ نویز بر هر یک از ورودی ها می تواند حالت مدار را عوض نماید و خروجی متفاوتی را ایجاد نماید.

اگر ولتاژ نویز به حالتی باشد که ولتاژ ورودی را کاهش دهد در نقطه ای دیود پیوند  $BE(T1)$  روشن می شود. لذا برای آنکه دیود موجود در پیوند  $BE(T1)$  با وجود ولتاژ نویز  $v_n$  در بایاس معکوس باقی بماند باید داشته باشیم:


$$\begin{aligned} V_{BE(T1)} &< 0.7 \\ V_B - (3.8 + v_n) &< 0.7 \\ 2.1 - 3.8 - V_n &< 0.7 \\ V_n &> -2.4 \end{aligned}$$

اگر هر دو ورودی در صفر منطقی ( $0.2v$ ) قرار داشته باشند، نویز در ورودی در صورتی تاثیر گذار خواهد بود که بر روی هر دو ورودی قرار بگیرد و آنها در یک منطقی، قرار دهد. برای مثال حالتی را در نظر بگیرید که یکی از ورودی ها در صفر منطقی ( $0.2v$ ) و دیگری در یک منطقی ( $3.8v$ ) قرار دارد. در این حالت  $T_1$  روشن،  $T_2$ ،  $T_4$  خاموش بوده و ولتاژ کلکتور  $T_1$  به  $1.4v$  می رسد. بنابراین اگر ولتاژ نویزی به اندازه  $1.4 - 0.4 = 1v$  بر روی بیس  $T_2$  قرار بگیرد خروجی مدار را عوض خواهد نمود.

توجه: در خانواده TTL ورودی آزاد همانند high دیده می شود. زیرا اگر پایه ورودی را به جایی متصل نکنیم، ترانزیستور  $T_1$  روشن نمی شود و لذا جریانی از آن نمی گذرد که دقیقا مشابه حالتی است که آن ورودی را به high متصل کرده ایم.

مثال: مدار زیر چه گیتی است و نقش خازن  $T_1$  در آن چیست؟

اگر هر یک از ورودی ها در منطق صفر قرار بگیرند دیود مربوط به آن ورودی وصل شده و جریانی از  $V_{cc}$  و از طریق مقاومت  $R_1$  به سوی آن ورودی ایجاد خواهد شد.




در این حالت جریان بیس در ترانزیستور صفر بوده و لذا خاموش خواهد بود و **Out** در یک منطقی، قرار می گیرد. اگر هر سه ورودی یک شوند جریان بیس جاری شده و ترانزیستور به حالت اشباع رفته و خروجی **Out** در منطق صفر ( $0.2V$ ) قرار می گیرد.

نقش خازن **C** در تسریع سوئیچینگ ترانزیستور از حالت اشباع به قطع است. این بدین معنا است که وقتی ترانزیستور بخواند به حالت قطع برود باید در ابتدا بارهای ذخیره شده در بیس تخلیه شوند. این عمل باعث ایجاد جریان **I** خواهد شد که به راحتی از خازن **C** عبور می نماید.

### انواع دیگر مدارهای TTL

در صورتی که اندازه‌ی مقاومت‌های استفاده شده در مدار **TTL** را به مقدار قابل توجهی بزرگتر انتخاب نماییم اندازه‌ی جریان در هر مقاومت و در نتیجه تلفات توان کاهش یافته و لذا **TTL** کم مصرف (**low power TTL**) خواهیم داشت. کم شدن مصرف مدار به قیمت کاهش سرعت سوئیچینگ و افزایش تاخیر مدار بوده و برای جبران آن می توان از ترانزیستورهای شاتکی استفاده نمود تا **TTL** شاتکی (**schottky TTL**) حاصل شود. این ترانزیستورها هنگام ورود به حالت اشباع تا عمق اشباع نرفته و در آستانه‌ی اشباع باقی می مانند. این موضوع سبب می شود که بارهای اضافی زیادی ذخیره نشده و لذا سرعت قطع ترانزیستور بالا رود. در عوض استفاده از ترانزیستورهای شاتکی توان مصرفی را بالا رود. در عوض استفاده از ترانزیستورهای شاتکی توان


مصرفی را بالا خواهد برد لذا اگر مقاومت هایمان را نیز افزایش دهیم گیت TTL ی حاصل می شود که هم سرعت سوئیچینگ بالایی دارد و هم تلفات آن اندک است که آن ها را (low power schottky TTL) می نامند. در شکل زیر مدار یک گیت NAND ، TTL شاتکی کم مصرفی را مشاهده می نمایید.



Active pull down  
 T4 جریانی را که قرار است وارد  
 T7 بشود از طریق کلکتور خود  
 می کشد.

دیدود در شرایط پایدار مدار خاموش بوده و تنها در هنگام سوئیچینگ خاموش شدن T6 و روشن شدن T5 را سرعت می بخشد. وقتی هر دو ورودی یک باشند دیدوهای D1 و D2 قطع بوده و لذا T3 و T1 روشن هستند.  $V_{C(T3)}$  کم بوده و قدرت روشن نمودن زوج دارلینگتون T5-T6 را ندارد. واضح است که وقتی T3 روشن می شود T7 هم به دنبال آن روشن می شود ولی ترانزیستور T4 اجازه روشن شدن را به T7 نمی دهد و دلیل آن است که حتی اگر جریان بسیار کوچکی از B(T4) بگذرد،  $\beta$  برابر آن از C(T4) خواهد گذشت و لذا عمده جریان امیتر T3 را خواهد کشید و جریان بسیار ناچیزی وارد B(T7) می شود و نمی تواند آن را روشن نماید. تا قبل از آنکه ولتاژ بیس T1 به حدی برسد که T1 بتواند جریان کافی تغذیه نماید B(T7) جریان کافی برای


روشن شدن دریافت نخواهد کرد. این عمل یعنی در حقیقت عملکرد ترانزیستور  $T_4$  ، باعث مربعی شدن شکل مشخصه انتقال شده و بدین صورت ایمنی در برابر نویز در مدار افزایش می‌یابد.



( $T_4$  در عمل خارج شدن حامل‌های اضافی  $B(T_7)$  برای خاموش شدن سریع تر آن نیز موثر است.)  
 در صورتی که یک ورودی یا هر دو ورودی در صفر منطقی قرار گیرند ، دیود های  $D_3$  و  $D_4$  هدایت کرده و ولتاژ بیس  $T_1$  کمتر از مقدار لازم برای روشن نگه داشتن  $T_1$  می‌گردد. با خاموش شدن  $T_1$  ترانزیستور های  $T_3$  و  $T_4$  هم خاموش می‌شوند. در این حالت با افزایش  $V_{c(T3)}$  زوج ترانزیستور دارلینگتون  $T_5$  و  $T_6$  روشن می‌شوند و لذا خروجی در یک منطقی قرار می‌گیرد.

### طبقه‌ی خروجی open-collector :

در مدار NAND ، TTL استاندارد که در ابتدا بررسی شد اگر ترانزیستور  $T_3$  از مدار حذف شود هنگامی که  $T_4$  در حالت قطع به سر می‌برد خروجی HZ خواهد بود. به عبارت دیگر طبقه خروجی تنها توسط ترانزیستور  $T_4$  با کلکتور باز ارائه می‌شود. برای دریافت ولتاژ مناسب خروجی برای صفر و یک منطقی باید از مقاومت خارجی  $R_p$  به صورت pull-up استفاده نمود که اندازه‌ی آن باید به دقت محاسبه شود.  
 اگر گیتی داشته باشیم که خروجی HZ بتواند داشته باشد می‌توانیم خروجی گیت‌ها را به هم وصل کنیم. از مزایای گیت‌های با کلکتور باز امکان متصل نمودن مستقیم خروجی گیت‌ها به هم است که به این عمل wired-AND گفته می‌شود.



### Gate

اگر ترانزیستور  $T_4$  خاموش باشد که به معنای خروجی **high** است جریان عبوری بسیار ناچیزی در حد جریان اشباع معکوس از  $R_p$  گذشته و ولتاژ بر روی آن قابل توجه نخواهد بود (باید توجه داشت  $R_p$  نباید خیلی بزرگ باشد چون در این صورت افت ولتاژ دو سر آن بعدی **high** نخواهیم دید).

اگر ترانزیستور  $T_4$  روشن باشد ولتاژ خروجی **out** در صفر منطقی قرار گرفته و جریانی از  $R_p$  گذشته و به همراه  $i_{IL(max)}$  (جریان پایه ورودی طبقه بعدی) از طریق کلکتور ترانزیستور  $T_4$  تخلیه می شود. در صورتی که تعداد این طبقات زیاد شود جریان کلکتور  $T_4$  افزایش یافته و ممکن است آن را از حالت اشباع خارج نماید. بنابراین جریان کلکتور  $T_4$  هیچگاه نباید از  $I_{OL(max)}$  زیادتر گردد.

$$I_{c(T4)} < I_{OL(max)} = 30\text{mA}$$

$$I_{RP} + N I_{OL(max)} < 30$$

$$I_{RP} < 30 - 1.6 N$$

$$I_{RP} = (V_{cc} - V_{OL(max)}) / R_p = (5 - 0.4) / R_p \rightarrow$$

$$(5 - 0.4) / R_p < 30 - 1.6 N \rightarrow R_p > 4.6 / (30 - 1.6 N)$$

همان طور که مشاهده می شود وقتی خروجی در صفر منطقی باشد  $R_p$  محدودیت پایین خواهد داشت زیرا



$R_p$  نباید آن قدر کوچک باشد که جریان عبوری از آن باعث افزایش  $I_{c(T4)}$  و خارج شدن آن از اشباع شود.

## طبقه خروجی Tristate :

می توان به مدار NAND ، TTL استاندارد یک پایه فعال ساز E اضافه نمود که وقتی  $E = 1$  گیت کار عادی خود را انجام دهد ولی هنگامی که  $E = 0$  باشد  $T_1$  روشن شده و ولتاژ کلکتور آن پایین خواهد بود به طوری که  $T_2$  و  $T_4$  قطع هستند. از طرف دیگر  $B(T_3)$  از طریق دیود  $D_1$  به صفر منطقی متصل است و لذا  $T_3$  نیز قطع بوده و خروجی عملاً به جایی متصل نیست و HZ خواهد بود.

در این حالت هم می توان عملیات تخلیه و تغذیه ی جریان را در خروجی داشت و هم طبقات خروجی گیت ها را به هم مستقیماً متصل نمود که یکی از کاربرد های فراوان آن در Bus است. همان طور که مشاهده شد این گیت دارای سه سطح خروجی high ، low ، Hz می باشد به همین دلیل به آن سه حالت


(Tristate) گفته می شود و با سمبل نشان داده می شود.



## (Emitter Coupled logic) ECL

خانواده های منطقی که تا کنون مورد بحث قرار گرفته اند دارای محدودیت مشترکی هستند و آن سرعت کم است. دلیل این محدودیت کشانده شدن ترانزیستورها به ناحیه اشباع است که سرعت خاموش شدن آنها را پایین می آورد. در خانواده ی ECL ترانزیستور ها از ناحیه ی اشباع دور نگه داشته می شوند ولی از طرف دیگر توان مصرفی آنها بسیار بالا است.


به خلاف خانواده ی TTL که در آنها قطب منفی منبع تغذیه به زمین وصل می شود در خانواده ی منطقی ECL برای سرعت بیشتر جهش ولتاژ میان سطوح منطقی اندک بوده و صفر منطقی در  $-1.6V$  و یک منطقی در  $0.75V$  خواهند بود به همین علت گیت های ECL محدوده ی نویز (NM) اندکی داشته و نمی توانند نویز را تحمل کنند .



در مدار بالا ولتاژ ورودی  $V_i$  به بیس  $T_1$  و ولتاژ مبنا ثابت  $V_{ref}$  به بیس  $T_2$  متصل بوده و دو خروجی  $V_{out1}$  و  $V_{out2}$  از کلکتور ها گرفته شده اند . مقادیر  $R_c$  و  $V_{cc}$  به گونه های انتخاب می شوند که وقتی ترانزیستور روشن می شود در ناحیه فعال قرار گیرد.

در مدار زیر یک گیت بر پایه ی ECL را مشاهده می کنید که دو خروجی آن مکمل هم بوده و OR و NOR هستند . ورودی ها به بیس  $T_1$  و  $T_2$  متصل شده اند، لذا مقاومت ورودی بزرگ (حدود  $100k$ ) بوده و خروجی ها از دو امیتر  $T_4$  و  $T_5$  گرفته شده اند لذا مقاومت خروجی کوچک (حدود  $15\Omega$ ) خواهد بود .





اگر ورودی  $AB = 00$  باشد یعنی  $A$  و  $B$  در ولتاژ  $-1.6V$  قرار داشته باشند مدار را بررسی می کنیم .

$V_{E(T1)} = -1.15 - 0.7 = -1.85$	اگر $T_1$ روشن باشد :
$V_{E(T2)} = V_{E(T3)} = -1.6 - 0.7 = -2.3$	اگر $T_1$ یا $T_2$ روشن باشد :

در نتیجه  $T_1$  و  $T_2$  خاموش بوده و  $T_3$  روشن است . زیرا در غیر این صورت با روشن بودن  $T_1$  و  $T_2$  ولتاژ  $V_E = -2.3$  بوده و پیوند  $BE(T_3)$  بالاتر از  $0.7$  ولت خواهد داشت که غیر ممکن است . لذا  $V_{O1} = 0$  و  $V_{O2} = -R_{C2} \times I_{C(T3)} - 0.9$  خواهند بود . این مقادیر که ولتاژ های بیس  $T_4$  و  $T_5$  هستند می توانند آن دو را روشن کرده و لذا خروجی ها برابر خواهند شد با :

$Out_1 = V_{E(T4)} = -0.9 - 0.7 = -1.6 \rightarrow \text{High}$
$Out_2 = V_{E(T5)} = 0 - 0.7 = -0.7 \rightarrow \text{Low}$

در حالت بعدی اگر ورودی  $AB = 10$  باشد مدار را بررسی می کنیم .

$$V_{E(T1)} = -1.6 - 0.7 = -2.3v$$

اگر  $T_1$  روشن باشد :

$$V_{E(T2)} = -0.75 - 0.7 = -1.45v$$

اگر  $T_2$  روشن باشد :

$$V_{E(T3)} = -1.15 - 0.7 = -1.85v$$

اگر  $T_3$  روشن باشد :

لذا در این حالت  $T_2$  روشن بوده و  $T_1$  و  $T_3$  خاموش هستند و خروجی ها به صورت  $out_1 = Low$  و

$out_2 = High$  خواهند بود . حالت های دیگر ورودی را به راحتی می توان بررسی نمود و خروجی ها را

مقایسه کرد.

در جدول زیر خروجی ها به ازای ورودی های مختلف آورده شده اند.

A	B	Out <sub>1</sub>	Out <sub>2</sub>
0	0	1	0
1	0	0	1
0	1	0	1
1	1	0	1


### (Integrated Injection Logic) I<sup>2</sup> L

$I^2 L$  که به نام MTL (Merged Transistor Logic) هم شناخته می شود آخرین شکل از منطق

ترانزیستور های BJT بودند . این خانواده که بسیار ساده هستند قابل مجتمع سازی با دیگر تکنولوژی ها مثل

TTL و CMOS بوده و خروجی آن ها به صورت open collector است و لذا سازگاری بالایی خواهند

داشت .



همان طور که مشاهده می شود  $T_1$  همواره روشن بوده و به عنوان یک منبع جریان عمل می کند  
 $I = (V_{CC} - V_{BE}) / R$  . اگر ورودی صفر باشد  $T_2$  خاموش شده و خروجی ها HZ و اگر ورودی یک باشد  
 $T_2$  روشن شده و خروجی ها در منطق صفر خواهند بود.

### گیت انتقال (Transmission Gate)


گیت انتقال می تواند علاوه بر سیگنال دیجیتال ، سیگنال آنالوگ را نیز هدایت کند . چون سیگنال آنالوگ می


تواند در ی؟ رنج ، از ی؟ مقدار منفی تا مثبت تغییر کند برای جلوگیری از بایاس مستقیم شدن پایه ی SS

(بدنه) ترانزیستور در PMOS آن را به بالا ترین ولتاژ مثبت و در NMOS به پایین ترین ولتاژ منفی وصل


می کنند . در حالت انتقال سیگنال دیجیتال پایه ی SS ترانزیستور PMOS را به  $a_{dd}$  و در NMOS آن را به

زمین وصل می کنیم .





اگر clock در سطح منطقی صفر باشد ترانزیستور های NMOS و PMOS به ازای هر مقدار ورودی قطع هستند و خروجی Hz خواهد بود. در صورتی که  $clock = 1$  شود با توجه ورودی خروجی تعیین می شود. اگر ورودی صفر باشد ترانزیستور بالایی روشن و پایینی خاموش بوده و خروجی نیز صفر است و در صورتی که ورودی یک شود وضعیت ترانزیستور ها برعکس می شود و خروجی نیز یک می شود. وقتی گیت مقدار ورودی را به خروجی انتقال می دهد اگر مقاومت  $R_N$  کاهش یابد  $R_p$  افزایش می یابد و بلعکس، به طوری که مقدار مقاومت موازی مقداری ثابت خواهد بود.




مثال: در مدار زیر که یک گیت TTL ولتاژ پایین است،

الف) وقتی خروجی بی بار باشد یک بار به ازای همه‌ی ورودی ها Low و بار دیگر به ازای همه‌ی ورودی ها High قرار دهید. نقاط کار ترانزیستورها را بیابید.

ب) به ازای  $fan\ out = 10$  بند الف را دوباره محاسبه کنید.

ج) در صورتی که تمامی ورودی‌ها High باشند بند الف و ب را به دست آورید.



حل : وقتی هر یک از ورودی‌ها Low باشند  $T_1$  روشن شده و جریانی از منبع از طریق مقاومت  $4k$  وارد بیس  $T_1$  شده و از امیتر آن خارج می‌شود. ولتاژ کلکتور  $T_1$  تقریباً  $0.4$  ولت خواهد بود که برای روشن نمودن  $T_2$  کافی نیست .

$$V_B(T_1) = 0.2 + 0.7 = 0.9 \rightarrow I_B(T_1) = (3.3 - 0.9)/4k = 0.6mA$$

$$I_C(T_1) = (3.3 - 0.4)/5.2k = 0.5 \text{ mA}$$

جریان  $I_E(T_1) = 0.6 + 0.5 = 1.1mA$  هم برابر  $1.1/3 = 0.36mA$  به طور مساوی خواهد بود که به طور مساوی

بین ورودی‌ها پخش می‌شود ، چون جریان  $I_{out}$  که همان جریان  $I_E(T_3)$  است صفر است می‌توان از جریان

بیس  $T_3$  صرف نظر کرد و ولتاژ بیس آن را  $3.3v$  در نظر گرفت . لذا چون در دو سر دیود پیوند  $BE(T_1)$

کمتر از  $0.7v$  وجود دارد لذا خروجی که همان ولتاژ امیتر  $T_3$  است کمی بیشتر از  $(3.3 - 0.7 = 2.6)$

خواهد بود. (در یک منطقی)

در صورتی که هر سه ورودی بالا باشند  $T_1$  فعال معکوس می‌شود و جریانی از منبع از طریق مقاومت  $4k$

و کلکتور  $T_1$  ، وارد بیس  $T_2$  شده و آن را روشن می‌نماید .

$$\begin{aligned}
 V_{B(T1)} &= 0.7 + 0.7 = 1.4 \\
 V_{CE(T1)} &= 0.7 - 3.3 = -2.6 \text{ v} \\
 I_{B(T1)} &= (3.3 - 1.4) / 4 = 0.475 \text{ mA} \\
 I_{c(T1)} &= (1 + \beta) I_{B(T1)} = 1.1 \times 0.475 = 0.52 \text{ mA} \\
 I_{E(T1)} &= \beta I_{B(T1)} = 0.1 \times 0.475 = 0.0475 \text{ mA}
 \end{aligned}$$

جریان امیتر  $T_1$  بین سه ورودی به طور مساوی تقسیم شده و هر ورودی جریان  $0.0475 / 3 = 15.8$

A خواهد شد .


$$\begin{aligned}
 I_{B(T2)} &= I_{c(T1)} + (3.3 - 0.7) / 5.2 = 0.52 + 0.5 = 1.02 \text{ mA} \\
 V_{CE(T2)} &= 0.2 \text{ v} \rightarrow V_{out} = 0.2 \text{ v} \rightarrow \text{صفر منطقی} \\
 I_{c(T2)} \Big|_{\max} &= I_{B(T3)} \Big|_{\max} + I_{c(T3)} \Big|_{\max} < 3.3 / 2.4 \text{ k} + 3.3 / 5.8 \text{ k} = 1.9 \text{ mA} \\
 \rightarrow I_{c(T2)} \Big|_{\max} &< 1.9 \text{ mA} \\
 V_{B(T3)} &= 0.7 + 0.2 = 0.9 \\
 V_{c(T3)} &= 0.2 + 0.2 = 0.4 \\
 I_{B(T3)} &= (3.3 - 0.9) / 2.4 \text{ k} = 1 \text{ mA} \\
 I_{c(T3)} &= 0.2 + 0.2 = 0.4 \\
 I_{E(T3)} &= I_{c(T2)} = 1 + 0.5 = 1.5 \text{ mA}
 \end{aligned}$$

ب ( output low : در این حالت اولین ترانزیستور در طبقه‌ی بعدی که به خروجی متصل است روشن

خواهد بود ولذا جریان  $I_E = 1.1 \text{ mA}$  خواهیم داشت (دو ورودی از سه ورودی کیت TTL طبقه‌ی بعدی را

Hi-z در نظر میگیریم تا بدترین حالت ممکن رخ دهد).

$$\begin{aligned}
 I_L &= 10 \times 1.1 = 11 \text{ mA} \\
 I_{c(T2)} &= I_L + I_{E(T3)} = 11 + (3.3 - 0.9) / 2.4 \text{ k} + (3.3 - 0.4) / 5.8 \text{ k} \\
 &= 11 + 1 + 0.5 = 12.5 \text{ mA} \\
 I_{c(T2)} &< \beta \times I_{B(T2)} \rightarrow 12.5 < 100 \times 1.02 = 102
 \end{aligned}$$




**Out put High** : در این حالت اولین ترانزیستور در طبقه ی بعدی که به خروجی متصل است فعال معکوس بوده و لذا جریان  $I_E = 0.0475 \text{ mA}$  خواهیم داشت که همان جریان اندک اشباع معکوس است

$$I_{E(T3)} = 10 I_L = 0.475 \text{ mA}$$

مثال : در مدار شکل زیر در صورت **Low** بودن خروجی  $I_L = 38 \text{ mA}$  است  $R_A$  چه باشد تا خروجی

گیت **Low** باقی بماند ؟



$$\left\{ \begin{array}{l} \beta_F = 20 \\ \beta_I = 0.5 \end{array} \right.$$

LOW بودن خروجی به معنای روشن بودن  $T_3$  است که مستلزم آن است که  $T_4$  هم روشن باشد. لذا  $T_1$

در فعال معکوس به سر می برد .

$$\begin{aligned}V_{B(T1)} &= 0.2 \text{ v} \quad , \quad V_{C(T2)} = 0.9 \text{ v} \quad , \quad V_{C(T3)} = 0.2 \text{ v} \\I_{B(T1)} &= (5 - 2.1) / R_A = 2.9 / R_A \\I_{C(T2)} &= (5 - 0.9) / 2 \text{ k} = 2.05 \text{ mA} \\I_{C(T3)} &= (5 - 0.2) / 2.4 \text{ k} + I_L = 2 + 38 + 40 \text{ mA} \\I_{E(T2)} &= I_{C(T2)} + I_{B(T2)} \quad , \quad I_{B(T2)} = I_{C(T1)} \rightarrow \\I_{E(T2)} &= 2.05 + (1 + 0.5)2.9 / R_A \\&= 2.05 + 4.35 / R_A \\I_{B(T3)} &= I_{E(T2)} - 0.7 / 700 \Omega = 2.05 + 4.35 / R_A - 1 = 1.051 + 4.35 / R_A \\I_{C(T2)} &< \beta I_{B(T2)} \rightarrow 40 < 20(1.051 + 4.35 / R_A) \rightarrow R_A < 2.5 \text{ K}\end{aligned}$$

### مولتی وایبراتور (Multi – Vibrator)

مولتی وایبراتور به طور معمول از دو المان اکتیو با فید بک مثبت تشکیل شده است که در جهت معکوس

یکدیگر حرکت مینمایند به طوری که حالتی که در آنها ولتاژها و جریانها

متقارن هستند ناپایدار است و مدار به سرعت به طرف یکی از حالات نامتقارن رانده می شود.

از مولتی وایبراتورها در کارهای مختلفی چون تولید موج مربعی ، ایجاد پالس هایی با عرض معین ،

شمارش و ... استفاده می شود . سه نوع مدار اساسی مولتی وایبراتور عبارتند از :

(۱) تک حالت (Monostable)

(۲) دو حالت (Bistable)

(۳) نوسانی (stable)

### مولتی وایبراتور دو حالت :


این نوع مولتی وایبراتور که به نام فلیپ فلاپ هم شناخته می شود دارای دو حالت پایدار است . در مدار

شکل زیر از دو تقویت کننده که خروجی هر کدام به ورودی دیگری متصل شده است تشکیل شده است که هر

کدام از این تقویت کننده ها در حقیقت یک معکوس کننده است .




این دو معکوس کننده کاملا مشابه یکدیگر هستند و در نگاه اول ممکن است بگوییم  $V_{C(T1)} = V_{C(T2)}$  است. در واقع چنین حالتی وجود دارد ولی پایدار نیست. دلیل آن این است که چون این دو تقویت کننده پشت سر هم قرار گرفته اند نیاید یا ردی زیون نیرتکچوک اذلا ت سا دحاو زا رتگزرهب) Loop gain (ی شخرچ ژالتوی هرهب و یاه تهبج رد ت عرس هب  $V_{C(T1)}$  و  $V_{C(T2)}$  ی اهژالتو اذلا و دوه دهلوخت یاهندی بی یاهندی هرهب و همدش برض هرهب . دشدن دهلوخ رود مه زا فلالخم



برای مثال فرض کنید که هر دو ترانزیستور مدار روشن باشند. در این حالت اگر ولتاژ نویزی بر روی  $B(T1)$  بنشیند و ولتاژ آن را بالا ببرد،  $V_{C(T1)}$  کاهش می یابد و این کاهش ولتاژ توسط شبکه  $R2 - R3$  (ی ثعاب دوحن بیت هک دیاب ی م ش یازفا  $V_{C(T2)}$  ل معن یا اب دیاب ی م ش ها ک زین  $V_{B(T2)}$  و همدش همیسقت  $R3$ ) ی قابن شور و  $T2$  ی جیردت ن دشش و ماخ ش و ماخ ش عابو همدش رارکت اهراب و اهراب ل معن یا . دوش ی م  $V_{B(T1)}$  ش یازفا و دشاب ش و ماخ  $T2$  و ن شور  $T1$  هکت سا ی ماگنهل و ا ت ل ا ح دراد رادیای ت ل ا ح و د ل ا ب ا ر ا د م دش دهلوخ  $T1$  ن د نام  $V_{C(T1)}$  و  $V_{C(T2)}$  رادیای ی ا ه ت ل ا ح زا کی ره رد . دشاب ش و ماخ  $T1$  و ن شور  $T2$  هکت سا ی تقو مود ت ل ا ح و ل ص تم ه ی ذغ ت ه ک ی مادام و د با ات هم ییامذ اهر ت ل ا ح و د ن یا زا کی ره رد ا ر ا د م رگا . دنرگیدکی ی قطنم س و کعم ی کینور تکلا ی هظفا ح دحاو کین اونع هب ن آ زا ن ا ت ی م ل ی ل د نیمه هب . د نام دهلوخ ی قاب ت ل ا ح ن یا رد ا د م ت سا دوش ه د ناو خ ک ی ا ی ر ف ص د ناو ت ی م ه ک دوه اهر و ت س ی ز ن ا ر ت زا ی کی روت ک ل ا ک ن آ ی جورخ ه ک ی روط هب دومذ ه د ا ف ت سا ( همینک ه د ا ف ت سا رگیرت ا د م زا دیاب ی ر نیاب ت ل ا ح ربیغت ی ا ر ب )

در مدار زیر یک مولتی ویبراتور دو حالته دیگر را می بینید . با نگاه اول به مدار می توان پی برد که دو ترانزیستور نمی توانند با هم روشن باشند زیرا اگر  $T_1$  روشن باشد  $V_{C(T1)} = 0.2$  بوده و چون  $B(T2)$  ، ولتاژ اندکی دارد نمی تواند روشن باشد و بر عکس .




دلیل اصلی قرار دادن منبع تغذیه  $-V_{BB}$  برای اطمینان از این است که ترانزیستوری که اشباع نیست کمی از ناحیه ی فعال نیز دور باشد تا با ولتاژهای پارازیت هم به ناحیه ی فعال کشیده نشود و سبب تغییر حالت مدار نگردد . به عبارت دیگر با کمک  $-V_{BB}$  ولتاژ بیس ترانزیستوری را که نباید هدایت کند معکوس می نماییم . در مدار بالا دو خازن برای تسریع عمل **switching** قرار داده شده اند . به علت کوتاه بودن زمان تغییر حالت می توان در این لحظات این دو خازن را عملاً اتصال کوتاه در نظر گرفت و هر ترانزیستور می تواند از طریق خازن و کلکتور ترانزیستور مقابل حامل های اضافی را از بیس خود به زمین تخلیه نماید.

### تریگر کردن


مدار های مولتی ویبراتور دو حالته، دارای دو حالت پایدار و یک حالت ناپایدار هستند. در وضع عادی، مدار در یکی از حالت های پایدار مستقر است. برای تغییر دادن حالت پایدار مدار به حالت پایدار دیگر از یک مدار خارجی استفاده می شود که « مدار تریگر » نام دارد. مدار تریگر عموماً از خازن و مقاومت تشکیل شده است و از پالس ورودی مشتق می گیرد و آن را به مدار مولتی ویبراتور اعمال می نماید. عمل تریگر کردن در مولتی ویبراتور های تک حالته و دو حالته به کار می رود.

برای تریگر کردن کافی است که مدار از حالت پایدار فعلی به حالت ناپایدار که در آن هر دو ترانزیستور در ناحیه ی فعال هستند آورده شود و به حال خود رها گردد. این کار را می توان با اشباع نمودن ترانزیستور قطع و یا قطع نمودن ترانزیستور اشباع انجام داد. عموماً مورد اول انتخاب می شود، چون مستلزم انرژی کمتری در ورودی است.

تریگر کردن به دو شکل متقارن و غیرمتقارن صورت می گیرد که در هر دو نوع می توان پالس ورودی را به بیس، کلکتور و یا امیتر اعمال نمود. در نوع تریگر کردن متقارن تنها یک ورودی داریم که در عین حال به هر دو ترانزیستور اعمال می شود. هرگاه پالسی به ورودی آن اعمال شود تنها روی یکی از ترانزیستورها اثر گذاشته و مدار تغییر حالت می دهد.




در نوع تریگر کردن غیرمتقارن دو ورودی داریم که اعمال پالس به هر یک از ورودی ها مدار را به یک حالت می برد. هر یک از مدارهای تریگر به شکل زیر خواهد بود.



در مدار شکل زیر تریگر کردن غیر متقارن از طریق کلکتور دو ترانزیستور نشان داده شده است . دو ورودی

مدار تریگر غیرمتقارن با  $V_i$  و  $V$  نشان داده شده‌اند .



فرض کنید مدار در یکی از حالات پایدار بوده که در آن خاموش  $T_2$  و روشن است. می‌خواهیم با اعمال ورودی  $V_i$  به مدار تریگر عکس العمل مدار را بررسی کنیم. قبل از فرا رسیدن لحظه‌ی  $t_1$  یک سر خازن صفر و سر دیگر آن که نقطه‌ی  $A$  است  $V_{CC}$  ولت دارد. با آمدن لحظه‌ی  $t_1$  ولتاژ ورودی  $V_i$  ناگهان به  $V$  می‌جهد. خازن این ضربه را منتقل کرده و لذا ولتاژ نقطه‌ی  $A$  به  $V_{CC} + V$  می‌رسد. در این حالت یک سر خازن  $V$  و سر دیگر آن  $V_{CC} + V$  ولت خواهد داشت و ولتاژ دو سر آن کماکان  $V_{CC}$  خواهد بود. به دلیل اختلاف پتانسیل میان دو سر مقاومت  $R_T$  جریانی از طریق  $R_T$  به سوی  $V_{CC}$  برقرار شده و بار خازن  $C_T$  را به صورت نمایی تخلیه می‌کند و قبل از فرا رسیدن زمان  $T_2$  ولتاژ نقطه‌ی  $A$  مجدداً به  $V_{CC}$  برمی‌گردد. باید توجه داشت که در این حالت ولتاژ دو سر خازن  $V_{CC} - V$  خواهد شد، دیود قطع بوده و هیچ تغییری در مدار مولتی وایراتور ایجاد نمی‌شود.

با فرا رسیدن لحظه‌ی  $t_2$  ولتاژ ناگهان به  $-V$  می‌پرد و لذا خازن این ضربه را منتقل کرده و ولتاژ نقطه‌ی  $A$  به  $V_{CC} - V$  افت می‌نماید. در این حال یک سر خازن صفر و سر دیگر آن  $V_{CC} - V$  ولت خواهد داشت و ولتاژ

دو سر آن کماکان  $V_{CC}-V$  خواهد بود . توجه شود که چون  $T_1$  قطع است  $V_C$  آن بالا بوده و تقریباً  $V_{CC}$  است و در نتیجه در این حالت دیود شروع به هدایت می کند . دو جریان یکی از سوی دیود و دیگری از سوی  $V_{CC}$  و از طریق  $R_T$  وارد  $C_T$  شده و آن را شارژ می نماید و اندک اندک ولتاژ نقطه ی  $A$  به  $V_{CC}$  می رسد . از این لحظه به بعد خازن به حالت اولیه ی خود قبل از اعمال تریگر رسیده و ولتاژ دو سر آن  $V$  خواهد بود.

باید توجه داشت که با هادی شدن دیود ،  $V_{C(T1)}$  کم شده و باعث پایین آمدن  $B(T2)$  می شود و آن را خاموش می نماید . با خاموش شدن  $T_2$  ولتاژ کلکتور آن بالا رفته و  $T_1$  روشن می شود .

در صورت استفاده از مدار تریگر متصل شده به  $C(T2)$  مدار reset شده و حالت پایدار مدار عوض خواهد شد . واضح است که مقدار جهش ورودی  $V_i$  باید حداقل به قدری باشد که نه تنها دیود را هادی نماید بلکه  $V_{C(T1)}$  را به اندازه کافی پایین بیاورد.

در صورتی که پالس دیگری را به ورودی  $V_i$  اعمال نماییم چون  $T_1$  اشباع است و  $V_{C(T1)} = 0.2$  ، لذا دیود حتی در لحظه ی  $t_2$  هم هادی نشده و این پالس هیچ تاثیری بر مدار نخواهد گذاشت .


عمل اصلی مقاومت  $R_T$  تخلیه ی خازن  $C_T$  در لحظه ی  $t_1$  است . لذا برای سرعت بیشتر مدار تریگر باید مقدار آن را کم انتخاب کنیم . از طرفی در لحظه ی  $t_2$  باید مقدار  $R_T$  بزرگ انتخاب شود تا کاهش  $V_{C(T1)}$  بهتر صورت گیرد . با قرار دادن یک دیود به جای مقاومت  $R_T$  ( در جهت بالا ) هر دو مزیت را به دست می آوریم . به طوری که در لحظه ی  $t_1$  دیود وصل بوده و  $C_T$  را سریعاً تخلیه می کند و در لحظه ی  $t_2$  دیود قطع بوده و تقریباً تمامی جریان از  $C(T1)$  گرفته شده و  $C_T$  را شارژ می کند.



### اشمیت تریگر (Schmitt Trigger)


مدار دو حالت به وسیله ی لبه های پالس های ورودی تغییر حالت می دهد در حالی که در مدار اشمیت تریگر حالت های پایدار مدار به وسیله ی دامنه ی موج ورودی تعیین می شود . عموماً برای مدار اشمیت تریگر دو ولتاژ

معین  $V_1$  و  $V_2$  وجود دارند که مشخص کننده ی مدار بوده و هرگاه دامنه ی ولتاژ ورودی برابر این مقادیر شود ، مدار تغییر حالت خواهد داد .




اگر ولتاژ ورودی  $V_i$  از صفر شروع به افزایش نماید در ابتدای کار  $T_1$  قطع بوده و  $T_2$  اشباع است و خروجی که  $C(T_2)$  است پایین خواهد بود .  $(V_{OL})$  . با افزایش  $V_i$  به نقطه ی  $V_1$  می رسیم که در آن  $T_1$  شروع به هدایت کرده و مدار تغییر حالت خواهد داد . با روشن شدن  $T_1$  ، ولتاژ کلکتور آن پایین آمده و درصدی از این افت به وسیله ی شبکه ی تقسیم ولتاژ  $R_2 - R_3$  به  $B(T_2)$  رسیده و  $T_2$  را خاموش می نماید . ولتاژ خروجی مدار در این حالت بالا خواهد بود .  $(V_{OH})$  .


بعد از این تغییر حالت مدار ، به ازای هر افزایش دیگری در ورودی حالت مدار تغییر نخواهد کرد. شکل زیر تغییرات ولتاژ خروجی را بر حسب ولتاژ ورودی وقتی این ولتاژ از کم رو به افزایش است نشان می دهد.




در صورتی که ولتاژ ورودی  $V_i$  رو به کاهش گذارد  $V_{C(T1)}$  افزایش یافته و لذا  $V_{B(T2)}$  نیز رو به افزایش خواهد گذاشت. در نقطه ای از ولتاژ ورودی به نام  $V_2$  ( $V_2 < V_1$ ) روشن شده و  $T_1$  خاموش می گردد و لذا ولتاژ خروجی پایین می آید. در شکل زیر تغییرات  $V_O$  بر حسب  $V_i$  به هنگام کاهش ولتاژ ورودی رسم شده است.



منحنی نمایش  $V_O$  مدار اشmitt تریگر را بر حسب  $V_i$  آن برای هر دو جهت تغییرات ورودی مانند شکل زیر




در الکترونیک از مدار اشmitt تریگر در مقایسه کننده‌ها به کار گرفته می‌شود که هرگاه دامنه‌ی ولتاژ ورودی به  $V_1$  برسد مدار خود به خود و با سرعت تغییر حالت می‌دهد و خروجی مدار این تغییر را منعکس می‌نماید. با کاهش دامنه‌ی ولتاژ به  $V_2$  مدار مجدداً به حالت اول باز می‌گردد. دومین کاربرد مدار اشmitt تریگر مربعی نمودن ولتاژهای نامنظم است. باید توجه داشت که تغییرات ولتاژ ورودی مدار باید از حدود  $V_1$  و  $V_2$  تجاوز نماید تا تغییر حالت در مدار به وقوع بپیوندد.




### مولتی وایراتور تک حالت

در نوع تک حالت تنها یک حالت پایدار داریم و در وضعیت عادی مدار در این حالت دائمی قرار دارد. در مدار زیر یک مدار مولتی وایراتور تک حالت را می بینید. تنها اختلاف این مدار با مولتی وایراتور دو حالت که دو خازن تسریع کننده داشت آن است که  $R'_2$  به جای اتصال به کلکتور  $T_1$  به  $V_{CC}$  وصل شده است. این عمل باعث غیر دائمی شدن حالتی است که در آن  $T_2$  قطع است. زیرا در حالت دائمی مدار خازن  $C'$  شارژ بوده و  $B(T_2)$  از طریق  $R'_2$  به  $V_{CC}$  متصل بوده و لذا  $T_2$  روشن است و ترانزیستور  $T_1$  روشن خواهد بود.






اعمال یک سیگنال تریگر به مدار آن را به حالت غیر دائمی برده و پس از زمان  $T$  مدار به حالت دائمی اولیه باز می‌گردد. در حالت پایدار اختلاف پتانسیل دو سر خازن  $V_{CC} - 0.7 - V_{B(T2)}$  است. با اعمال سیگنال تریگر برای لحظه‌ای  $V_{B(T1)}$  بالا رفته و  $T_1$  به اشباع می‌رود. با به اشباع رفتن  $T_1$ ،  $V_{C(T1)}$  ناگهان از  $V_{CC}$  به  $0.2$  جهش می‌نماید. خازن این ضربه را منتقل نموده و لذا  $B(T2)$  به  $(V_{CC} - 0.2) - 0.7$  رسیده و منفی خواهد شد. در این لحظه  $C'$  توسط  $R'_2$  شارژ شده و  $V_{B(T2)}$  به طور نمایی و با ثابت زمانی  $\tau = C'R'_2$  صعود می‌نماید. پس از مدت زمان  $T$ ،  $V_{B(T2)}$  مثبت شده و تقریباً برابر  $0.7$  خواهد شد. با روشن شدن  $T_2$ ،  $V_{C(T2)}$  کاهش یافته و  $T_1$  را خاموش می‌نماید. با خاموش شدن  $T_1$ ،  $V_{C(T1)}$  بالا رفته و این صعود ولتاژ توسط خازن  $C'$  به  $B(T2)$  منتقل شده و شدت جریان آن را افزایش خواهد داد. بدین صورت با ایجاد بهره چرخشی، مدار به حالت دائمی خود باز می‌گردد.



## مولتی ویراتور نوسانی

در نوع نوسانی در هر دو حالت غیر دایمی بوده و به گونه‌ای که مدار به طور مداوم از حالتی به حالت دیگر می‌رود و از این رو نوسانی است. مدت زمان‌های  $T'$ ,  $T$  که مربوط به حالت‌های غیر دایمی اول و دوم هستند مشابه زمان  $T$  در مولتی ویراتورهای تک حالت با انتخاب مقاومت بار خازن‌های مدار قابل کنترل هستند. دو حالت ناپایدار در مولتی ویراتورهای نوسانی را عموماً به وسیلهٔ خازن‌های ناپایدار و موقتی می‌سازند تا مدار در هیچ کدام از حالت‌ها به طور دائم قرار نگیرد. در مدار شکل زیر یک ویراتور نوسانی را مشاهده می‌کنید.



به دلیل آنکه حالت پایداری نداریم بررسی مدار را از لحظه‌ای که  $T_2$  روشن و  $T_1$  خاموش هستند شروع می‌کنیم. در این حالت  $V_{c(T1)} = V_{cc}$ ,  $V_{e(T2)} = 0.2$ ,  $V_{B(T2)} = 0.7$  خواهند بود. با تغییر وضعیت مدار روشن نشده و  $V_c^{(T1)}$  آن ناگهان از  $V_{cc}$  به  $0.2$  ولت نزول می‌کند. این افت ولتاژ توسط خازن  $C_1$  به بیس  $T_2$  منتقل شده و ولتاژ بیس  $T_2$  را به مقدار منفی  $0.7 - (V_{cc} - 0.2)$  می‌رساند. با این عمل  $T_2$  خاموش شده و  $V_{c(T2)}$  آن ناگهان از  $0.2$  به  $V_{cc}$  ولت صعود می‌کند. این افزایش ولتاژ توسط خازن  $C_2$  به بیس  $T_1$  منتقل شده و آن را افزایش می‌دهد.





به دلیل منفی بودن  $B_{(T2)}$  جریانی از  $V_{BB}$  و از طریق  $R_{82}$  وارد  $C_1$  شده و آنرا آرام - آرام شارژ می نماید.

با این عمل  $V_B^{(T2)}$  اندک اندک و به صورت نمایی بالا آمده و وقتی به مقدار 0.7 برسد  $T_2$  روشن میشود. با

روشن شدن  $T_2$  ولتاژ  $C_{(T2)}$  از  $V_{cc}$  به 0.2 نزول میکند و خازن  $C_2$  این ضربه را به بیس  $T_1$  منتقل کرده و

ولتاژ بیس  $T_1$  را به مقدار منفی  $0.7 - (V_{cc} - 0.2)$  می رساند و لذا  $T_1$  خاموش خواهد شد این وضعیت دو


بارها و بارها تکرار خواهد شد.



## (Operational – Aaphfier) OP-Amp

در این قسمت یک عنصر الکترونیکی بسیار مفید موسوم به تقویت کننده عملیاتی را بررسی می‌نماییم. در یک OP-Amp ایده ال جریانی از پایانه‌های ورودی آن نمی‌گذرد که بدان ؟ که امپدانس ورودی آن بی نهایت است. خروجی OP-Amp ایده ال هم همانند یک منبع ولتاژ عمل می‌کند که مقدار آن  $A(V_2 - V_1)$  بوده و مستقل از جریان کشیده شده از خروجی است که بدان معناست که امپدانس خروجی آن صفر است. ظاهراً OP-Amp قانون KCL را نقض می‌کند چون هیچ جریانی به دو پایانه ورودی آن وارد و یا از آن خارج نمی‌شوند ولی از پایانه خروجی آن جریان می‌گذرد و به نظر می‌رسد که OP-Amp می‌تواند از هیچ الکترون بسازد و یا الکترون ذخیره نماید. تناقض از آنجا ناشی می‌شود که OP-Amp را همانند عنصر غیر فعالی چون مقاومت فرض نمودیم ولی در واقع OP-Amp کار نمی‌کند مگر وقتی که به منبع خارجی متصل باشد. لذا جریان پایانه خروجی آن از منبع تأمین می‌شود.

به دلیل آنکه خروجی هم فاز با  $V_2$  (هم علامت) و ناهم فاز با  $V_1$  (مختلف علامت) است لذا پایه 1 ورودی را پایه معکوس کننده (Inverting input) نامیده و آن را با علامت - نشان می‌دهیم و پایه 2 ورودی را پایه نامعکوس کننده (non- Inverting input) نامیده و آنرا را با علامت + نشان می‌دهیم.



تغذیه OP-Amp ها عموماً با دو ولتاژ مثبت و منفی است ولی از مثبت و زمین هم می‌توان استفاده نمود. یک OP-Amp تفاوت میان دو ولتاژ اعمال شده به دو ورودی خود را گرفته و با ضرب کردن آن در بهره  $A$  به

خروجی می فرستد یعنی خواهیم داشت  $V_o = A(V_2 - V_1) = AV_d$  که در آن  $V_d$  ولتاژ تفاضلی ورودی نامیده می شود. به همین علت است که به OP-Amp تقویت کننده تفاضلی هم گفته می شود.

پارامتر  $A$  بهره ولتاژ حلقه باز یک OP-Amp نامیده شده و نوعاً در گستره  $10^4$  تا  $10^6$  است. در یک

OP-Amp ایده ال بهره  $A$  بی نهایت است و لذا  $V_2 - V_1 = \frac{V_o}{A} \approx 0$  خواهد بود. این بدان معناست که در

OP-Amp ایده ال ولتاژ  $V_1$  به سمت ولتاژ  $V_2$  میل می نماید. این به معنی اتصال کوتاه شدن دو پایانه ورودی

نیست بلکه تنها می توان گفت که دو ولتاژ ورودی  $V_2, V_1$  تغییرات مشابهی داشته و یکدیگر را دنبال می کنند.

در یک OP-Amp ایده ال اگر ولتاژهای یکسانی به دو پایانه ورودی اعمال شود ولتاژ خروجی صفر

می شود. این ویژگی OP-Amp حذف حالت مشترک (common-mode rejection) نامیده می شود. در

OP-Amp های غیر ایده ال اگر دو ورودی را به ولتاژ یکسانی چون  $V_{cm}$  متصل نماییم ولتاژ خروجی صفر

نخواهد بود. در این حالت نسبت ولتاژ خروجی به ولتاژ ورودی را بهره ولتاژ مشترک

(common-mode gain) می نامند و خواهیم داشت  $A_{cm} = \frac{V_o}{V_{cm}}$  قابلیت یک OP-Amp در حذف


حالت مشترک با فاکتوری به نام CMRR که مخفف common-mode Rejection Ratio است

مشخص می گردد که به صورت نسبت  $CMRR = \frac{|A|}{|A_{cm}|}$  تعریف شده و در آن  $A$  بهره ولتاژ تفاضلی و  $A_{cm}$  بهره

ولتاژ مشترک هستند. باید توجه داشت مقدار ایده ال CMRR با نهایت است.

مشخصه یک OP-Amp به صورت روبرو است.

$V_{out}$



همانطور که ملاحظه می‌شود مشخصه بالا یک اثر غیر خطی مهم موسوم به اشباع را نشان می‌دهد. این

پدیده به این مطلب اشاره دارد که خروجی OP-Amp نمی‌تواند از ولتاژ تغذیه فراتر رود و  $V_{sat}$  همواره بین

$+V$  و  $-V$  بوده و معمولاً از ولتاژهای هر دو منبع یکی دو ولت کمتر است.

عمل تقویت‌کنندگی OP-Amp در محدوده خطی  $-4 < V_{in} < 4$  صورت می‌گیرد در صورتیکه ولتاژهای

منابع تغذیه را  $+10$  و  $-10$  در نظر بگیریم میتوانیم مقدار  $4$  را محاسبه نماییم.

$$V_{out} = AV_{in} \Rightarrow 4 = \frac{V_{sat}}{A} \cong \frac{10}{10^5} = 0.1^{mv}$$

در بسیاری از موارد استفاده از مولتی‌ویبراتور و اشمیت‌تریگر که نیاز به سرعت بالایی ندارند می‌توان آنها را


به کمک OP-Amp تحقق بخشید. البته OP-Amp ها به علت بردی ولتاژ بالا و جریان کم بایاس

تراپریستورهای داخلی کندتر از دیگر مدارهای دیجیتال عمل می‌نمایند. برای طراحی این گونه مدارات از

OP-Amp در ناحیه اشباع (غیر خطی) استفاده می‌نمایند. در مدار زیریک تقویت / تضعیف‌کننده وارون ساز را

که با استفاده از OP-Amp طراحی شده است مشاهده می‌نمایند.

$$\left\{ \begin{array}{l} \frac{V_A - V_{in}}{R_1} + \frac{V_A - V_{out}}{R_2} + 0 = 0 \\ V_A = 0 \end{array} \right\}$$



$$\frac{V_{out}}{V_{in}} = -\frac{R_2}{R_1}$$

$$Z_{in} = \frac{V_A}{I} = 0$$

توجه کنید که با اینکه امپدانس ورودی خود OP-Amp بسیار بالا است ولی بالا امپدانس  $Z_{in}$  تقریباً صفر

است. در مدار بالا به مقاومت  $R_2$  که بین خروجی و ورودی معکوس کننده متصل است فیدبک منفی

(Negative Feedback) گفته می‌شود در صورتیکه  $R_2$  بین خروجی و ورودی غیر معکوس کننده متصل

می‌بود به آن فیدبک مثبت می‌گفتند.

فیدبک منفی فرآیند کم کردن بخشی از خروجی از ورودی است به طوری که اگر خروجی بخواهد زیاد شود

ورودی همراه با آن کم می‌شود لذا اندکی فیدبک منفی پایداری را بهتر نموده ولی فیدبک منفی بالا، تقویت

کنندگی را کاهش می‌دهد. لذا با به کار بردن فیدبک منفی می‌توان مطمئن بود که OP-Amp در ناحیه خطی

خود کار خواهد نمود.

از سوی دیگر فیدبک مثبت فرآیند افزودن بخشی از خروجی به ورودی است. یک مثال گذاشتن میکروفن در

جلوی بلندگو است که صدا به سرعت تقویت و تقویت شده و سیستم سوت میکشد لذا می‌توان نتیجه‌گیری کرد


که فیدبک مثبت معمولاً به سیستم ناپایدار منجر می‌شود به طوری که OP-Amp با فیدبک مثبت همواره

در ناحیه اشباع خود کار می‌نماید.

تقویت کننده




$$\begin{cases} V_A = V_i \\ \frac{V_A - V_o}{R_1} + \frac{V_A - V_o}{R_2} = 0 \end{cases}$$



$$\Rightarrow A = \frac{V_o}{V_i} = -\frac{R_1 + R_2}{R_3}$$

انتگرال گیر


$$\begin{cases} \frac{V_A - V_i}{R} + C \frac{d(V_A - V_o)}{dt} = 0 \\ V_A = 0 \end{cases}$$



$$\Rightarrow V_o = -\frac{1}{RC} \int_0^t V_i dt$$

مشتق گیر


$$\begin{cases} C \frac{d(V_A - V_i)}{dt} + \frac{V_A - V_o}{R} = 0 \\ V_A = 0 \end{cases}$$



### طراحی اشمیت تریگر با استفاده از OP-Amp

در مدار شکل زیر نحوه‌ی استفاده از OP-Amp به عنوان اشمیت تریگر را بررسی می‌کنیم. مقاومت  $R_F$  به عنوان فیدبک مثبت حمل کرده و لذا OP-Amp در ناحیه اشباع به سرخواهد برد. مقاومت  $R_1$  نیز تنها نقش محدود نمودن جریان خروجی OP-Amp را برعهده دارد تا از سوختن احتمالی آن جلوگیری نماید. دو دیود  $Z_1$  و  $Z_2$  برای تثبیت ولتاژ خروجی به طور سری به هم بسته شده اند. در صورتی که خروجی OP-Amp به  $V_{sat}$  برسد دیود  $Z_2$  وارد شکست شده و  $Z_1$  هدایت می‌کند و  $V_o = V_D + V_{Z2}$  خواهد بود. در صورتی که خروجی OP-Amp به  $-V_{sat}$  برسد دیود  $Z_1$  وارد شکست شده و  $Z_2$  هدایت میکند و ولتاژ خروجی  $V_o = -(V_D + V_{Z1})$  خواهد بود. توجه شود  $V_i^-$  کاملاً به ورودی بستگی داشته درحالی که

$$V_i^+ = \frac{V_o}{R_Z + R_F} \times R_Z \text{ است.}$$



$$V_i^+ = \frac{V_D + V_Z}{R_Z + R_f}$$

در صورتیکه  $V_{in}$  باشد  $V_i^+ > V_i^-$  بوده و خروجی  $V_D - V_Z$  خواهد بود و در نتیجه مقدار

است. با زیاد نمودن  $V_{in}$  به نقطه ای می‌رسیم که  $V_{i1} = V_{i2}$  میشود.

اگر به اندازه کمی  $V_i^-$  را زیادتر نماییم  $V_i^- > V_i^+$  شده و خروجی  $-(V_D + V_Z)$  خواهد شد و در نتیجه

$$V_i^+ = -\frac{V_D + V_Z}{R_Z + R_f} \times R_2$$

می‌شود. از این به بعد افزایش بیشتر  $V_i^-$  تأثیری در خروجی نخواهد داشت.


حال اگر  $V_{in}$  را کم نماییم تا قبل از برابر شدن  $V_i^-$  با  $V_i^+$  خروجی تغییر نخواهد کرد ولی وقتی

$$V_i^- = -\frac{V_D + V_Z}{R_Z + R_f} \times R_2$$


شود دوباره خروجی  $V_D + V_Z$  می‌شود. مشخصه این مدار در زیر نشان داده شده است.

$$V1 = \frac{V_Z + V_D}{R_2 + R_f} \times R_2$$

$$V2 = -\frac{V_Z + V_D}{R_2 + R_f} \times R_2$$



### طراحی مولتی وایبراتور تک حالت با استفاده از OP-Amp



$$V_o = V_D + V_Z \Rightarrow \begin{cases} V_i^- \cong V_D + V_Z \Rightarrow D, C = \text{off} \\ V_i^+ = \frac{V_D + V_Z}{R_1 + R_2} \times R_2 \end{cases} \quad 1.$$

$$V_i^- > V_i^+ \Rightarrow V_o = -(V_D + V_Z) \therefore$$

$$V_o = -(V_D + V_Z) \Rightarrow \begin{cases} V_i^- < 0 \Rightarrow D = \text{on} \Rightarrow V_i^- = -0.7 \\ V_i^+ = -\frac{V_D + V_Z}{R_1 + R_2} \times R_2 \end{cases} \quad 2.$$

حالت پایدار  $V_i^- > V_i^+$

با اعمال سیگنال تریگر وضعیت مدار را بررسی می‌نماییم قبل از اعمال تریگر مدار در حالت پایدار خود به سر می‌برد. یعنی دیود D وصل بوده و خازن با اختلاف پتانسیل  $-0.7$  در دو سر خود قطع و اتصال باز است.

با اعمال تریگر  $V_i^+$  برای لحظه ای تا  $V_{cc}$  بالا می‌رود در این حالت  $V_o$  تغییر حالت داده و از  $-(V_D + V_Z)$


به  $V_D + V_Z$  می‌پرد. در نتیجه  $V_i^+$  از  $-\frac{V_D + V_Z}{R_1 + R_2} \times R_2$  به  $+\frac{V_D + V_Z}{R_1 + R_2} \times R_2$  می‌پرد...


به دلیل وجود خازن C ولتاژ  $V_i^-$  نمی‌تواند ناگهان به  $V_D + V_Z$  برسد و در نتیجه با ثابت زمانی  $\tau = CR_3$  به

سوی  $V_D + V_Z$  حرکت می‌کند. در این حین وقتی  $V_i^-$  به مقدار  $\frac{V_D + V_Z}{R_1 + R_2} \times R_2$  برسد و کمی از آن بالاتر رود  $V_o$  خروجی  $-(V_D + V_Z)$  تغییر حالت می‌دهد.

ورودی  $V_i^+$  به  $-\frac{V_D + V_Z}{R_1 + R_2} \times R_2$  بریده و ولتاژ  $V_i^-$  نیز آرام آرام از  $\frac{V_D + V_Z}{R_1 + R_2} \times R_2$  به سوی  $-(V_D + V_Z)$

حرکت می‌نماید و در این میان وقتی به  $-0.7$  برسد دیود روشن شده و مدار به حالت پایدار اولیه خود می‌رسد.





### طراحی مولتی وایبراتور نوسانی با استفاده از OP-Amp

با حذف قسمت تریگر و دیود D از مدار قبل یک مولتی وایبراتور نوسانی حاصل می‌شود. به دلیل آنکه حالت پایداری نداریم بررسی مدار را از لحظه ای که خروجی بالا است شروع می‌کنیم.

وقتی خروجی در  $V_Z + V_D$  قرار داشته باشد  $V_i^+ = \frac{V_Z + V_D}{R_1 + R_2} \times R_2$  بوده و  $V_i^-$  در مقدار کمتری نسبت به

$V_i^+$  قرار دارد. با تغییر وضعیت مدار خروجی در  $-(V_Z + V_D)$  قرار می‌گیرد و  $V_i^+ = -\frac{V_Z + V_D}{R_1 + R_2} \times R_2$  می‌گردد.

به دلیل وجود خازن  $C$  مقدار  $V_i$  ناگهان به  $-(V_Z + V_D)$  نمی‌پرد بلکه به صورت نمایی و با ثابت زمانی


به سوی  $-(V_Z + V_D)$  حرکت می‌نماید. در این بین وقتی  $V_i^-$  به  $-\left(\frac{V_Z + V_D}{R_1 + R_2} \times R_2\right)$  برسد و  $V_i^+ > V_i^-$

شود خروجی تغییر وضعیت داده و به  $V_Z + V_D$  می‌پرد. لذا  $V_i^+$  ناگهان به  $\frac{V_Z + V_D}{R_1 + R_2}$  بریده ولی به دلیل وجود

خازن  $V_i^-$  ناگهان به  $V_Z + V_D$  نمی‌پرد بلکه خازن با ثابت زمانی  $CR_s$  شارژ شده و  $V_i^-$  به طور نمایی به سوی

$V_Z + V_D$  حرکت می‌کند و در این بین وقتی به  $\frac{V_Z + V_D}{R_1 + R_2} \times R_2$  برسد و  $V_i^- > V_i^+$  شود دوباره خروجی تغییر


وضعیت داده و این عمل بارها و بارها تکرار می‌شود.



## طراحی مدارهای مولتی وایراتور و اشمیت تریگر به کمک CHOS


### مولتی وایراتور دو حالتی

با استفاده از دو گیت معکوس کننده (Inverter) می توان مداری به صورت زیر ساخت که به صورت یک مولتی وایراتور عمل میکند.




در صورتی که خروجی معکوس کننده A پایین باشد ورودی پائین به معکوس کننده B، خروجی B را بالا کرده و در نتیجه ورودی A بالا خواهد شد و خروجی A را پائین نگه می دارد. لذا مدار در این حالت پایدار خواهد ماند.

حالت پایدار بعدی عکس حالت بالا است و هنگامی روی می دهد که خروجی معکوس کننده A بالا باشد این مدار را Latch هم می نامند. توجه شود مدار بالا را می توان با استفاده از گیت های NOR یا NAND مطابق زیر نیز ساخت.




با استفاده از دو کلید فشاری میتوان حالات دلخواه را در مدار ایجاد نمود برای آنکه جریان زیادی به طور ناگهانی در خروجی گیت ها و نیز منبع تغذیه به وجود نیاید می توان از دو مقاومت در خروجی معکوس کننده ها استفاده نمود.

این دو مقاومت به طور موقت خروجی ها را از اتصال کوتاه ایزوار نموده و اثر تغییر جریان ناگهانی را کم می نمایند.




با فشار دادن هر یک از کلیدهای فشاری ورودی گیت مربوط برای لحظه ای صفر شده و مدار تریگر می‌شود. خروجی گیت مزبور یک شده و مقدار یک توسط گیت دیگر معکوس شده و به ورودی همان گیت اعمال می‌شود و باعث پایدار نگه داشته شدن خروجی می‌شود.

### اشمیت تریگر



فرض نمایید در ابتدا  $V_i = -\infty$  است. در این حالت خروجی معکوس‌کننده A،  $V_{DD}$  و خروجی B صفر خواهد بود و مدار معادل به صورت زیر ترسیم می‌شود (در جریان ورودی معکوس‌کننده صفر است).

$$V_A = \frac{V_i}{R_1 + R_2} \times R_2$$






با افزایش  $V_i$  مقدار  $V_A$  نیز از یک اندک زیاد می‌شود تا جایی که  $V_A = \frac{V_{DD}}{2}$  می‌شود که با توجه به معادله

بالا هنگامی که  $V_i = (1 + \frac{R_1}{R_2}) \frac{V_{DD}}{2}$  باشد این حالت رخ می‌دهد. در این حالت اگر  $V_i$  اندکی بالا رود معکوس


کننده  $A$  در خروجی تغییر وضعیت می‌دهد و مدار معادل به صورت زیر ترسیم می‌شود.



$$V_A = \frac{V_i - V_{DD}}{R_1 + R_2} \times R_2$$

در این وضعیت هر چه  $V_i$  را افزایش دهیم خروجی در  $V_{DD}$  باقی می‌ماند و تغییر وضعیتی نخواهیم داشت

و لذا مشخصه مدار وقتی  $V_i$  در حال افزایش است به صورت زیر خواهد بود.





در این حالت مدار، اگر  $V_i$  را کم نماییم  $V_A$  اندک اندک کم می‌شود تا اینکه دوباره به  $\frac{V_{DD}}{2}$  برسد که با

$$V_i = \underbrace{\left(\frac{R_2 - R_1}{R_2}\right)}_B \frac{V_{DD}}{2}$$

توجه به معادله بالا هنگامی که باشد این حالت رخ می‌دهد.

در این حالت اگر  $V_i$  اندکی پایین رود معکوس کننده  $A$  در خروجی خود دچار تغییر وضعیت می‌شود و


خروجی دوباره صفر خواهد شد. مشخصه مدار در کاهش  $V_i$  به صورت زیر ترسیم می‌شود.




همانطور که در شکل بالا مشاهده می شود  $V_2, V_1$  نسبت به  $\frac{V_{DD}}{2}$  متقارن بوده و عرض سیکل پسماند به طریق زیر محاسبه میشود.

$$h = V_1 - V_2 = \left(1 + \frac{R_1}{R_2}\right) \frac{V_{DD}}{2} - \left(\frac{R_2 - R_1}{R_2}\right) \frac{V_{DD}}{2} = \frac{R_1}{R_2} V_{DD}$$

### مولتی ویراتور نوسانی




با فرض آنکه خروجی معکوس کننده ی B ،  $V_{DD}$  باشد مدار را تحلیل می نماییم. در این حالت ورودی B پایین بوده و خروجی A نیز پایین است در این حالت مدار معادل به صورت زیر خواهد بود



و در آن خازن توسط مقاومت  $R$  شارژ می‌شود و لذا ولتاژ گره  $C$  اندک اندک بالا آمده و می‌خواهد به  $V_{DD}$

برسد. در این میان هنگامی که ورودی معکوس کننده  $B$  به  $\frac{V_{DD}}{2}$  برسد خروجی  $B$  صفر می‌شود. در این حالت


خروجی معکوس کننده  $A$  ناگهان به  $V_{DD}$  می‌پرد لذا ورودی  $B$  (نقطه  $C$ ) به  $\frac{V_{DD}}{2}$  می‌رسد. در این حالت مدار معادل به صورت زیر خواهد بود.



حال خازن از طریق مقاومت  $R$  شارژ شده و ولتاژ گره  $C$  اندک اندک از  $\frac{3V_{DD}}{2}$  نزول می‌کند تا به صفر برسد.

در این میان هنگامی که ورودی معکوس کننده  $B$  به  $\frac{V_{DD}}{2}$  برسد خروجی  $B$ ،  $V_{DD}$  می‌شود. در این حالت


خروجی معکوس کننده  $A$  ناگهان صفر شده و لذا ورودی  $B$  (نقطه  $C$ ) به  $-\frac{V_{DD}}{2}$  می‌پرد. در این حالت مدار معادل به صورت زیر خواهد بود.





در این حالت نیز دوباره خازن از طریق مقاومت  $R$  شارژ شده و ولتاژ گره اندک اندک از  $\frac{V_{DD}}{2}$  صعود

می‌کند تا به  $V_{DD}$  برسد. در این میان وقتی ورودی معکوس کننده  $B$  به  $\frac{V_{DD}}{2}$  برسد دوباره خروجی معکوس

کننده  $B$  تغییر وضعیت داده و این روند همچنان ادامه می‌یابد.



### مولتی وایراتور تک حالت



در صورتی که خروجی معکوس کننده B را  $V_{DD}$  فرض کنیم ورودی B صفر و ورودی A،  $V_{DD}$  خواهد بود. این حالت نمی تواند پایدار باشد چون از مقاومت نمی تواند جریان دائمی بگذرد. لذا حالت دائمی مدار هنگامی است که خروجی B صفر باشد و لذا نقطه‌ی A که ورودی معکوس کننده A است نیز صفر خواهد بود. در این حالت ولتاژ دو سر خازن نیز صفر است.

حال وضعیت مدار را به ازاء ورودی تریگر  $V_T$  بررسی می کنیم. در حالت پایدار مدار و قبل از فرا رسیدن  $t_1$  ولتاژ سمت راست خازن صفر و سمت چپ آن  $V_{DD}$  است. (خازن با ولتاژ  $V_{DD}$  شارژ است و چون کاتدوآند دیود در صفر قرار دارند دیود قطع است). با فرا رسیدن  $t_1$  ورودی تریگر صفر شده و خازن این ضربه را منتقل نموده و  $V_F = -V_{DD}$  خواهد شد. در این حال جریانی از زمین و از طریق  $R_T$  وارد  $C_T$  شده و آنرا دشارژ نموده و لذا  $V_F$  اندک اندک بالا آمده و به صفر می رسد به طوریکه خازن قبل از فرا رسیدن  $t_2$  کاملاً دشارژ می شود. با آمدن لحظه  $t_2$  ورودی تریگر ناگهان  $V_{DD}$  شده و خازن این ضربه را منتقل نموده و  $V_F = V_{DD}$  می شود. در این حالت دیود روشن شده و لذا  $V_A$  نیز ناگهان  $V_{DD}$  می شود و جریانی که از  $R_T$  و از طریق  $C_T$  به زمین می رود خازن را به مرور شارژ کرده و  $V_F$  اندک اندک صفر می شود. لذا هدف از این مدار تریگر آن بود که  $V_A$  برای لحظه ای  $V_{DD}$  (یک) شود.

با  $V_{DD}$  شدن نقطه A از یک سو ولتاژ پایین خازن یک می شود که پرشی را در  $V_c$  در بر ندارد. (مسیر مقاومتی در طرف C وجود ندارد) و از سوی دیگر در صورتی که گیت ها را ایده آل و بدون تأخیر در نظر بگیریم،  $V_B = 0$  و لذا  $V_c$  ناگهان یک خواهد شد که خازن این پرش را منتقل نموده و  $V_A$  به  $2V_{DD}$  خواهد رسید. (توجه شود اگر گیت ها ایده ال نبودند بالای خازن دیرتر از پایین آن یک شده و در این فاصله  $V_A$  از طریق R به صفر می رسید).

در این حالت به دلیل اختلاف پتانسیل میان دو سر R جریانی از خازن به سوی زمین منتقل شده و آن را

تخلیه می کند. لذا ولتاژ A به سمت صفر میل خواهد کرد ولی در این میان وقتی به  $\frac{V_{DD}}{Z}$  می رسد معکوس

کننده‌ی A تغییر وضعیت داده و خروجی آن  $V_{DD}$  و خروجی B صفر خواهد شد خازن این ضربه را منتقل کرده


$$V_A = -\frac{V_{DD}}{Z} \text{ و خواهد شد.}$$

در این حالت هم جریانی از زمین و از طریق مقاومت R وارد خازن شده و دشارژ می‌شود و لذا  $V_A$  اندک


اندک بالا آمده و به صفر می‌رسد. با صفر شدن  $V_A$  مدار دوباره به حالت پایدار اولیه خود قبل از اعمال تریگر باز

خواهد گشت.

اشکال وجود دارد.



مثال: در مدار نوسانی زیر زمان های T و T' را محاسبه نمایید.



برای تحلیل مدار فرض نمائید که  $V_F = 0$  است لذا  $V_E = V_{cc}$  ،  $V_B = 0$  و  $V_A = V_{cc}$  خواهد بود در نتیجه

خازن C از طریق مقاومت R شارژ می‌شود و ولتاژ نقطه A به سوی صفر نزول می‌کند و هنگامی که  $V_A = \frac{V_{cc}}{2}$

میشود معکوس‌گر X تغییر وضعیت داده و لذا  $V_E$  ناگهان به صفر می‌پرد لذا خازن این پرش را منتقل کرده

$V_A$  ناگهان به  $-\frac{V_{cc}}{2}$  خواهد پرید. از طرفی چون خروجی F به  $V_{cc}$  می‌پرد نقطه A که به خازن متصل است

نمی‌تواند ناگهان از  $-\frac{V_{cc}}{2}$  به  $V_{cc}$  بپرد و آرام آرام به سوی  $V_{cc}$  حرکت می‌کند تا اینکه در  $V_A = \frac{V_{cc}}{2}$  دوباره

خروجی X تغییر وضعیت داده و  $V_E$  به  $V_{cc}$  پریده و لذا خازن این ضربه را منتقل کرده و  $V_A = \frac{3}{2}V_{cc}$  خواهد

شد. از طرفی  $V_F$  به صفر می‌پرد و لذا نقطه A آرام آرام به سمت صفر حرکت خواهد کرد و وقتی به  $\frac{V_{cc}}{2}$  برسد

دوباره X تغییر وضعیت می‌دهد و ولتاژ نقطه A همین طور نوسان خواهد داشت.


$$V_A(t) = A + Be^{-\frac{t-t_0}{\tau}} \quad \begin{cases} C = RC \\ t > t_0 \end{cases}$$


$$\begin{cases} V_A(0) = -\frac{V_{cc}}{2} = A + B \\ V_A(\infty) = V_{cc} = -A \end{cases}$$

$$\Rightarrow V_A(t) = V_{cc} - \frac{3}{2}V_{cc} e^{-\frac{t-t_0}{\tau}}$$

$$V_A(t_1) = \frac{V_{cc}}{2} = V_{cc} - \frac{3}{2}V_{cc} e^{-\frac{t_1-t_0}{\tau}}$$


$$\Rightarrow T = t_1 - t_0 = \tau \ln 3 = 1.09\tau$$







با توجه به شکل می توان نتیجه گرفت که  $T = T'$  است .

مثال : در مدار نوسانی زیر شکل موج خروجی دو نقطه  $A$  و  $B$  را ترسیم نمایید.



مثال : در مدار اشمیت تریگر زیر نمودار مشخصه را ترسیم نمایید.



مشخصه ی ورودی/خروجی معکوس کننده



در صورتی که ولتاژ ورودی  $V_i = -\infty$  باشد، ترانزیستور T1 خاموش بوده و لذا  $V_c(T1) = 10$  و خروجی

معکوس کننده صفر است لذا: اگر خروجی معکوس کننده صفر است پس  $-\frac{V_B - V_i}{100} e^{\frac{V_B}{56}} e^{\frac{V_B}{10}}$  ولی جوابش درست است.

$$V_B(T1) = \frac{V_i}{10^4 1156^k + 100^k} (10^k 1156^k) = 0.078 V_i$$

با افزایش ولتاژ ورودی  $V_i$  به نقطه  $V_B(T1) = 0/6$  می‌رسیم که در این نقطه ترانزیستور در مرز روشن

شدن قرار می‌گیرد. ولتاژ ورودی که باعث این رخداد می‌شود  $0/6 = 0/078 V_i \Rightarrow V_i \cong 7/66^V$  خواهد بود.

اگر ولتاژ ورودی به اندازه کوچکی زیاد شود T1 روشن شده و در ناحیه فعال قرار می‌گیرد. با افزایش بیشتر

ولتاژ ورودی  $V_i$  مقدار  $V_c(T1)$  رو به کاهش نهاده تا اینکه به  $V_c(T1) = 5/5^V$  برسد. در این زمان با توجه به

مشخصه داده شده، معکوس کننده در آستانه تغییر قرار می‌گیرد و  $V_i$  در این حالت به صورت زیر محاسبه

می‌شود:

$$i_c = \frac{10 - 5/5}{2/2^k} \cong 2^{mA} \Rightarrow i_B = \frac{1}{\beta} i_c = \frac{2}{125} = 16/4^{mA}$$

$$KCL(B) = -\frac{V_i - 0/6}{100^k} + \frac{0/6}{10^k} + \frac{0/6}{56^k} + 16/1^{mA} \Rightarrow V_i = 9/31^V$$

در صورتی که  $V_i$  اندکی بالا رود معکوس کننده تغییر وضعیت داده و خروجی آن ۱ منطقی خواهد شد. با

این عمل بهره چرخشی در مدار ایجاد شده و  $V_c(T1)$  رو به کاهش می‌گذارد تا جایی که به  $0/2$  ولت می‌رسد و

در ناحیه اشباع قرار می‌گیرد. در این حالت اگر  $V_i$  را هر چه قدر هم زیاد نماییم وضعیت مدار تغییر نکرده و

خروجی مدار در صفر منطقی ( $0/2$ ) قرار خواهد داشت.

$$i_c(\text{sat}) = \frac{10 - 0/2}{2/2^k} = 4/45^{mA}$$

$$KCL(B) : -\frac{10 - 0/6}{56^k} + i_B + \frac{0/6}{10^k} + \frac{0/6 - V_i}{100^k} \Rightarrow i_B = 0/01 V_i + 0/1$$

$$i_c(\text{sat}) < \beta i_B \Rightarrow 4/45 < 125(0/01V_i + 0/1) \Rightarrow V_i > -\frac{8/05}{1/25} = -6/44$$


لذا وقتی  $V_i$  اندکی از  $-6/44^V$  کمتر شود  $T_1$  از ناحیه اشباع خارج شده و وارد ناحیه‌ی فعال می‌شود و از  $0/2$  به اندازه‌ای بالا می‌آید که وقتی به  $4/5^V$  می‌رسد معکوس کننده در آستانه‌ی تغییر وضعیت قرار می‌گیرد.  $V_i$  در این حالت به صورت زیر محاسبه می‌شود.

$$i_c = \frac{10 - 4/5}{2/2^k} = 2/5^{\text{mA}} \Rightarrow i_B = \frac{1}{\beta} i_c = 0/02^{\text{mA}}$$


$$\text{KCL(B)}: -\frac{10 - 0/6}{56^k} + \frac{0/6}{10^k} + \frac{0/6 - V_i}{100^k} + 0/02 = 0 \Rightarrow V_i = -7/4^V$$

در صورتی که  $V_i$  اندکی کم شود معکوس کننده تغییر وضعیت داده و خروجی آن در صفر منطقی قرار می‌گیرد. با این عمل بهره چرخشی در مدار ایجاد شده و  $V_c(T_1)$  رو به افزایش می‌نهد تا جایی  $T_1$  خاموش شده

و  $V_c(T_1) = 10$  می‌شود.



مثال : شکل موج ولتاژ دو نقطه A و  $V_o$  را ترسیم نمائید.



مدار بالا یک مولتی وایبراتور نوسانی است. با فرض آنکه  $V_o = V_{cc}$  است ولتاژ نقطه 2 صفر و نقطه 1 ،

$V_{cc}$  خواهد بود . به دلیل آنکه امپدانس ورودی معکوس کننده A بی نهایت است لذا جریانی از  $R'$  نگذشته و ولتاژ

نقطه A همان 2 خواهد بود. در این حالت جریانی از R از A به سوی نقطه 2 جاری شده و خازن


C شارژ شده و لذا  $V_A$  پایین آمده تا اینکه وقتی به  $\frac{V_{cc}}{2}$  می‌رسد خروجی معکوس کننده تغییر وضعیت داده و

نقطه 2 به  $V_{cc}$  و  $V_o$  به صفر جهش می‌نماید خازن این ضربه را منتقل نموده و ولتاژ نقطه A به  $-\frac{V_{cc}}{Z}$  می‌

جهد در این جریانی از R از سوی نقطه 2 به نقطه A جاری شده و  $V_A$  اندک اندک بالا می‌رود وقتی به  $\frac{V_{cc}}{Z}$

می‌رسد خروجی معکوس کننده A تغییر وضعیت داده و نقطه 2 به صفر و  $V_o$  به  $V_{cc}$  می‌جهد. خازن این پرش

را منتقل کرده و  $V_A$  به  $\frac{V_{cc}}{Z}$  می‌رسد و این روند همچنان ادامه خواهد یافت.



### تحقق مولتی ویبراتورها به کمک آی سی 555

در بسیاری از موارد، به جهت سهولت و سرعت ساخت و قابلیت اعتماد بالاتر، مولتی ویبراتورها و یا اشمیت

Integrated circuit


تریگر را به کمک مدارات مجتمع می‌سازند.

مدارهای دیجیتال معمولاً به منبع پالسی احتیاج دارند که مشخصه‌های آن به طور دقیق تعیین شده باشد. مولد مزبور ممکن است هر بار تنها یک پالس منفرد با مدت زمان مشخص ایجاد کند و یا سلسله‌ای از پالس‌های متوالی با فرکانس و ضریب اتصال معین را ارائه کند (ضریب به نسبت زمان بالابودن ولتاژ پالس، به مجموع زمان

$$\left( \frac{t_{on}}{t_{on} + t_{off}} \right)$$

بالا بودن و پایین بودن پالس در یک چرخه کامل تعریف می‌شود.

به جای آن که با کمک مجموعه‌ای از گیت‌های استاندارد مدارهای مولد پالس مورد نیاز را ایجاد نماییم بسیار ساده‌تر و اقتصادی‌تر خواهد بود که از مدارهای مجتمعی که تایمر (زمان سنج) نامیده می‌شوند استفاده کنیم. آی سی 555 یک زمان سنج همه کاره است که در محدوده وسیعی در هر چهار صورت اشمیت تریگر، مولتی ویبراتور تک حالت، دو حالت، و نوسانی قادر به کار است که معمولاً تعداد قطعات خارجی اندکی برای تعیین پارامترهای عملکرد آن مورد نیاز است (از 555 بیشتر در طراحی مولتی ویبراتورهای تک حالت و نوسانی استفاده می‌شود تا اشمیت تریگر و مولتی ویبراتور دو حالت). در زیر نمونه ساده مدار داخلی آی سی 555 نشان داده شده است.



آی سی 555 از دو تقویت کننده‌ی عملیاتی تشکیل شده است که به عنوان مقایسه کننده مورد استفاده

قرار می‌گیرند.

شاخه تقسیم مقاومتی که شامل سه مقاومت  $5^k$  که از  $V_{cc}$  تا  $GND$  امتداد دارد یک شاخه مقسم ولتاژ بوده

که ولتاژهای مقایسه لازم را برای دو مقایسه کننده بالایی و پایینی به ترتیب در مقادیر  $\frac{2}{3}V_{cc}$  و  $\frac{1}{3}V_{cc}$  تأمین

می‌نماید. نقطه  $\frac{2}{3}V_{cc}$  از مقایسه کننده بالایی از طریق پایه ۵ که  $ControlVoltage$  (ولتاژ کنترل) نامیده

می‌شود برای کنترل خارجی بر روی دوره‌ی تناوب موج‌های خروجی استفاده می‌شود. استفاده از پایه ۵ اجباری

نیست ولی از آنجایی که این پایه ورودی یک مقایسه کننده است هنگام استفاده نکردن از این پایه بهتر است به

خاطر ملاحظات ایمنی در برابر نویز آن را با یک خازن ( $\cong 10nF$ ) به زمین وصل نماییم .

دو پایه ۲ و ۶ ورودی دیگر مقایسه کننده‌ها را تشکیل می‌دهند که تنها به سطح ولتاژ حساس هستند. لذا

می‌توان هم از پالس‌ها و هم شکل موج‌های هموارتر از آن نیز استفاده نمود.

پایه 6 که Threshold (آستانه) نام دارد ورودی مقایسه کننده‌ی بالایی است. حالت تحت برای این پایه از طریق تغییر ولتاژ آن از سطحی پایین تر از  $\frac{2}{3}V_{cc}$  به سطحی بالاتر از آن رخ می‌دهد. یک جریان مستقیم به نام جریان آستانه باید بتواند از مدار خارجی به داخل این پایه جریان یابد که معمولاً در حدود  $100^{DA}$  است. این جریان حداکثر اندازه‌ی مقاومتی که میان  $V_{cc}$  و این پایه قرار می‌گیرد را تعیین می‌نماید که برای مثال هنگامی که  $V_{cc} = 5^V$  باشد اندازه‌ی این مقاومت  $16^{M\Omega}$  خواهد بود.


پایه 2 که Trigger (تریگر) نام دارد ورودی مقایسه کننده‌ی پایینی است. تریگر کردن به این طریق انجام می‌شود که ولتاژ این پایه را از مقداری بیشتر از  $\frac{1}{3}V_{cc}$  تا مقداری کمتر از آن تغییر می‌دهیم باید توجه داشت ورودی تریگر نباید مدت زمانی بیشتر از یک دوره تناوب کار مدار، در ولتاژی پایین تر از  $\frac{1}{3}V_{cc}$  نگاه داشته شود در غیر اینصورت در پایان هر پالس خروجی، دوباره مدار تریگر می‌شود. بنابراین زمان تأثیر ورودی تریگر به نحو موثری باید از طریق مشتق‌گیری کوچک شود. همانند پایه‌ی آستانه جریان مستقیمی به نام جریان تریگر باید از پایه‌ی تریگر به داخل مدار خارجی جریان یابد. این جریان در حدود  $500^{nA}$  بوده و حداکثر مقاومت میان این پایه به زمین را معین می‌نماید برای مثال هنگامی که  $V_{cc} = 5^V$  باشد اندازه‌ی این مقاومت  $3^{N\Omega}$  خواهد بود.

پایه 4 که reset (حالت تحسین) نام دارد خروجی را مستقل از وضعیت سایر ورودی‌ها پایین می‌کشد (عملکرد متقدم). لذا از این ورودی می‌توان برای پایان دادن ناگهانی به پالس‌ها و یا قطع و وصل نوسانات استفاده نمود. پایه‌ی Reset در حقیقت بیس ترانزیستور PNP،  $T_{zs}$  است که امیتر آن به  $V_{cc}$  وصل شده است. اگر پایه‌ی Reset به  $V_{cc}$  متصل باشد ترانزیستور  $T_{zs}$  قطع است ولی در صورتی که به GND متصل شود ترانزیستور  $T_{zs}$  روشن و اشباع شده و ولتاژ کلکتور آن به  $V_{cc} 0/2$  می‌رسد و با این عمل پایه‌ی خروجی 3 صفر خواهد شد.

پایه 7 که Discharge (تخلیه) نام دارد کلکتور ترانزیستور NPN،  $T_{24}$  است که امیتر آن به زمین متصل شده است. وضعیت این ترانزیستور مشابه وضعیت طبقه‌ی خروجی است یعنی اگر خروجی پایین باشد  $T_{24}$

روشن است و پایه ۷ در ولتاژ ۰.۲ قرار می‌گیرد و اگر خروجی بالا باشد  $T_{24}$  خاموش بوده و پایه ۷ در حالت  $Hi-Z$  قرار می‌گیرد. از این پایه برای دشارژ سریع خازن زمان‌بندی و یا زمین نمودن نقاط خاصی از مدار در دو حالت نوسانی و یک حالت استفاده می‌شود. در برخی از موارد می‌توان از این پایه مشابه پایه ۳ به عنوان خروجی کمکی استفاده نمود.

### ساخت مدار مولتی ویراتور تک حالت با استفاده از 555



۱ - تشریح مدار = پایه ۱ و ۸ برای تغذیه آی سی به ترتیب به  $V_{cc}$  و GND متصل شده‌اند و خروجی از

پایه ۳ آی سی گرفته شده است. پایه ۴ که برای Reset به کار می‌رود به  $V_{cc}$  متصل شده است لذا هیچ

تأثیری در خروجی به وجود نخواهد آمد.

پایه ۵ که کنترل ولتاژ نامیده می‌شود توسط یک خازن  $10\text{nf}$  به زمین متصل شده است تا اثرات نویز بر پایه ۵ که ورودی مقایسه کننده است را خنثی نماید. مقاومت  $R_p$  صرفاً نقش محافظتی برای ترانزیستور  $T_{24}$  داشته و اندازه‌ی آن بسیار کوچک انتخاب می‌شود.

در مدار بالا تنها دو عنصر  $R_t$  و  $C_t$  به منظور زمان بندی سازی استفاده شده است. از نقطه نظر اقتصادی مصرف توان، حد پایین  $R_t$  را برابر  $10^{\text{k}\Omega}$  در نظر می‌گیرند اگر چه می‌توان مقدار آن را کمتر از  $10^{\text{k}\Omega}$  هم اختیار نمود حد بالای  $R_t$  در حدود  $13^{\text{M}\Omega}$  است اما اگر تمام دقت بالقوه 555 مورد نظر باشد باید اندازه‌ی آن کمتر از این مقدار در نظر گرفته شود. حداقل اندازه  $C_t$  هم در حدود  $100^{\text{PF}}$  است. مقادیر کمتر  $C_t$  باعث اهمیت یافتن اثرات خازن های پراکنده ناخواسته شده و صحت مدار را محدود می‌سازد. معمولاً به خاطر حداقل نمودن اندازه و قیمت در ابتدا خازن و سپس مقاومت را انتخاب می‌نمایند.


پهنای پالس خروجی  $1/1 \times R_t C_t$  بوده و پایین ترین حد آن  $10^{\mu\text{s}}$  است که می‌توان با تغییر  $R_t$  و  $C_t$  آن را از  $10^{\mu\text{s}}$  تا مقادیر بسیار بزرگتر هم تغییر داد. باید توجه داشت حد واقعی  $C_t$  جریان نشتی آن است نه مقدار ظرفیت آن. چون خازن های بزرگ جریان نشتی بزرگتری دارند. خازن هایی که جریان نشتی کمی داشته باشند تا حدود  $10^{\mu\text{F}}$  یافت می‌شوند و برای دوره های تناوب طولانی به‌تر هستند.

۲- عملکرد مدار تریگر تنها = با فرا رسیدن زمان  $t_1$  ورودی تریگر  $V_t$  ناگهان به صفر ولت می‌پرد. خازن این ضربه را منتقل کرده و ولتاژ پایه تریگر که قبلاً در  $V_{cc}$  قرار داشته صفر می‌شود. سپس خازن  $C_t$  اندک اندک توسط  $R_t$  شارژ می‌شود و ولتاژ پایه تریگر اندک اندک بالا آمده و قبل از  $t_z$  دوباره به  $V_{cc}$  می‌رسد.  
 (تاکنون دیود  $D_t$  قطع بوده است). با فرا رسیدن  $t_z$  ورودی تریگر  $V_t$  ناگهان به  $V_{cc}$  می‌پرد و خازن این ضربه را منتقل کرده و ولتاژ پایه تریگر را به  $2V_{cc}$  می‌رساند ولی در حین این پرش وقتی اند  $D_t$  به اندازه  $0.7$  بزرگتر از کاتد آن که در  $V_{cc}$  قرار دارد می‌رسد دیود  $D_t$  وصل شده و از افزایش ولتاژ پایه تریگر جلوگیری می‌کند و آن را در  $V_{cc} + 0.7$  ثابت نگه می‌دارد و با تخلیه خازن اندک اندک به  $V_{cc}$  باز می‌گردد.



لذا عناصر  $C_t$  و  $R_t$  تشکیل یک مدار مشتق گیر را می‌دهند و وظیفه دیود  $D_t$  حذف ولتاژهای بالاتر از  $V_{cc} + 0.7$  است. همانطور که مشاهده شده هدف از مدار تریگر آن است که برای مدت کوتاهی ولتاژ پایه‌ی

تریگر آی سی را صفر نماید.



۳- تحلیل مدار = در ابتدا بدون اعمال ورودی تریگر به پایه‌ی ۲ مدار را تحلیل نموده و خروجی پایدار را

محاسبه می‌کنیم. قبل از فرا رسیدن زمان  $t_1$  ولتاژ پایه‌ی ۲،  $V_{cc}$  بوده  $(V_{cc} > \frac{1}{3}V_{cc})$  و خروجی مقایسه کننده

پایینی  $V_{sat}$  خواهد بود. این بدین معناست که ورودی S فلیپ فلاپ در صفر منطقی و ورودی R آن در یک

منطقی قرار دارد. لذا خروجی  $\bar{Q}$  فلیپ فلاپ ۱ بوده و خروجی پایه‌ی آی سی صفر خواهد بود. این حالت پایدار

بوده و در آن  $T_{24}$  روشن و اشباع است لذا ولتاژ پایه‌ی ۷ آی سی در  $0.2V$  قرار دارد و جریانی از  $V_{cc}$  و از طریق


$R_p$  و  $R_t$  وارد کلکتور  $T_{24}$  می‌شود. (توجه شود پایه‌ی شماره ورودی تقویت کننده‌ی عملیاتی محسوب شده و

جریان بسیار اندکی از آن می‌گذرد و آن را صفر در نظر می‌گیریم. همچنین توجه شود که اندازه‌ی مقاومت  $R_p$


بسیار کوچک است و در اغلب موارد اصلا در مدار گذاشته نمی‌شود ولی به هر حال به خاطر کوچکی آن می‌توان

نتیجه گرفت که وقتی  $T_{24}$  روشن باشد ولتاژ صفحه‌ی بالایی خازن را می‌توان صفر در نظر گرفت).

با فرا رسیدن  $t_1$  و اعمال ورودی تریگر ولتاژ پایه ی تریگر آی سی برای لحظه ای صفر می شود و لذا خروجی مقایسه کننده پایینی  $+V_{sat}$  خواهد شد. این بدان معناست که ورودی S فلیپ فلاپ در یک منطقی قرار می گیرد لذا خروجی  $\bar{Q}$  صفر می شود و خروجی پایه ی ۳ آی سی یک خواهد شد. با یک شدن خروجی،  $T_{24}$  خاموش شده و پایه ۷ در حالت Hi-Z قرار می گیرد. در این هنگام  $C_t$  از طریق  $R_t$  شارژ شده و لذا ولتاژ پایه ی بالایی آن اندک اندک بالا می رود تا به  $V_{cc}$  برسد ولی در این میان وقتی ولتاژ پایه ی بالای آن به  $\frac{2}{3}V_{cc}$  برسد به علت اتصال سربالای خازن به ورودی مقایسه کننده اول (ورودی شماره ۶ آی سی) خروجی آن ۱ شده و لذا خروجی آی سی 555 صفر می شود و مدار به حالت پایدار قبلی خود باز می گردد و همچنان در این حالت باقی خواهد ماند تا این که پالس تحریک دیگری دریافت نماید.



### ساخت مدار مولتی ویبراتور نوسانی با کمک 555



برای تحلیل مدار فرض می‌کنیم خروجی یک است. این بدان معنی است که  $SR = 10$  بوده و لذا

$$V(2) < \frac{1}{3}V_{cc} \text{ و } V(6) < \frac{2}{3}V_{cc} \text{ خواهند بود. چون دو پایه ی ۲ و ۶ به هم متصل شده‌اند لذا}$$

$$V(2) = V(6) < \frac{1}{3}V_{cc} \text{ خواهد بود. چون خروجی یک است لذا } T_{24} \text{ خاموش شده و پایه ی ۷ در حالت Hi-Z}$$

قرار می‌گیرد و خازن  $C_t$  از طریق  $R_{ta}$  و  $R_{tb}$  شارژ می‌شود. با این عمل ولتاژ صفحه بالایی خازن اندک اندک بالا

آمده و به  $V_{cc}$  نزدیک می‌گردد. در این میان وقتی ولتاژ به  $\frac{1}{3}V_{cc}$  برسد مقایسه کننده‌ی پایینی تغییر وضعیت

داده و  $SR = 00$  می‌شود که تغییری را در خروجی ایجاد نمی‌نماید ولی هنگامی که ولتاژ به  $\frac{2}{3}V_{cc}$  برسد مقایسه

کننده بالایی تغییر وضعیت داده و  $SR = 01$  خواهد شد. در این حالت خروجی صفر می‌شود. با صفر شدن

خروجی  $T_{24}$  روشن شده و نقطه B زمین شده و لذا خازن  $C_t$  از طریق  $R_{tb}$  به سمت کلکتور  $R_{24}$  دشارژ

می‌شود (توجه شود دو جریان متفاوت وارد کلکتور  $T_{24}$  می‌شوند. یک جریان از  $V_{cc}$  و از طریق  $R_{ta}$  و دیگری از

خازن و از طریق  $R_{tb}$  است). با دشارژ شدن  $C_t$  ولتاژ صفحه بالایی آن اندک اندک کم می‌شود و هنگامی که از

$\frac{2}{3}V_{cc}$  کمتر می‌شود  $R = 0$  شده و هنگامی که به  $\frac{1}{3}V_{cc}$  می‌رسد  $S = 1$  شده و خروجی تغییر وضعیت داده و

یک می‌شود و این چرخه به طور مشابه تا بی‌نهایت ادامه خواهد یافت. در این حالت موج مثلثی در نقطه A (دو


سرخازن  $C_t$ ) ایجاد می‌شود. توجه شود اگر  $R_{tb} \gg R_{ta}$  انتخاب شود موج مثلثی به موج مربعی تبدیل می‌شود.


دوره تناوب کلی خروجی (P) مجموع زمان بالا بودن خروجی (T) و زمان پایین بودن آن (T') خواهد بود.

$$T = 0.693(R_{ta} + R_{tb})C_t \ln \frac{2}{1}$$

$$T' = 0.693R_{tb}C_t \ln \frac{2}{1}$$

$$P = T + T' = 0.693(R_{ta} + 2R_{tb})C_t \ln \frac{2}{1}$$





## IC 2240 (تایمر قابل برنامه‌ریزی)

استفاده از تایمر 555 محدودیت دارد به طوری که با استفاده از مدارهای RC استفاده شده فرکانس‌های

خیلی بالا یا پایین را نمی‌توان با آن ایجاد نمود. برای تولید فرکانس‌های بالا از کریستال و برای تولید

فرکانس‌های پایین (زمان تناوب طولانی) از شمارنده استفاده می‌نمایند.


آی سی 2240 نمونه‌ی پیشرفته‌ی تایمر 555 است که در بسته‌های 16DIL پایه ارائه شده است. این آی سی

سی با محدوده‌ی وسیعی از ولتاژهای تغذیه از 4-15 ولت کار می‌نماید و قادر است مبنای زمانی قابل اطمینانی

از 10 تا 10n ایجاد نماید. این آی سی شامل نوسان‌ساز مولد مبنای زمانی داخلی (Time base )

(generator) و مقسم فرکانس مبنای دو 8 طبقه بوده که امکان دسترسی به زنجیره‌ی تقسیم فرکانس را بین

1 تا 255 فراهم نموده است. در شکل زیر ساختمان داخلی این آی سی را مشاهده می‌کنید.




با اعمال پالس مثبتی به پایه‌ی تریگر (پایه‌ی شماره‌ی ۱۱) نوسان‌ساز مدار مبنای زمانی و مقسم فرکانس

فعال شده تمامی خروجی‌های ۱ تا ۸ در سطح منطقی پایین قرار می‌گیرند. به این ترتیب شمارش در مبنای ۲

آغاز می‌شود و خروجی از صفر (وقتی تمام خروجی‌ها صفر باشند) تا ۲۵۵ (وقتی تمام خروجی‌ها یک باشند)

تغییر خواهد نمود. مبنای زمانی اصلی مبتنی بر دوره تناوب نوسان ساز آی سی را می توان از پایه ۱۴ به دست آورد.

با ترکیب‌های ممکن در هر یک از ۸ خروجی می توان تایمر را در لحظه‌ای معین ریست نمود. این عمل به این صورت انجام می شود که چون خروجی‌ها از نوع کلکتور باز هستند می توان آنها را به صورت **wired - And** پیکربندی نمود به طوری که تنها در صورتی که ولتاژ تمامی خروجی‌های متصل شده به هم بالا رود، ولتاژ خروجی بالا خواهد رفت. اما اگر ولتاژ یکی از خروجی‌ها پایین باشد ولتاژ خروجی اصلی مدار نیز پایین است. برای مثال به پیکربندی آی سی ۲۲۴۰ به صورت یک مولتی ویراتور تک حالت دقت نمایید.



با استفاده از کلیدهای  $S_1$  تا  $S_8$  می توان ترکیبی از نمای بیتی متفاوتی را ایجاد کرد. ارزش رقمی کلیدهای مزبور به صورت زیر است.

به عنوان مثال اگر  $S_2$ ،  $S_3$  و  $S_7$  همه در حالت روشن قرار گیرند با اعمال تریگر به آی سی، شمارش از 00000000 آغاز شده و وقتی به 01000110 ( $70 = 2 + 4 + 64$ ) برسد پایه ریست در منطق 1 قرار گرفته و مبنای زمانی و شمارنده غیر فعال شده و ولتاژ هر هشت خروجی بالا خواهد رفت. همان طور که در شکل مشاهده می نماید می توان با اعمال یک پالس مثبت به پایه ریست، خروجی آی سی را زودتر از موعد مقرر متوقف نمود.

دو عنصر  $R$  و  $C$  قطعات زمان بندی آی سی را تشکیل می دهند و اگر مبنای زمانی اصلی مدار یک میلی ثانیه باشد دوره تناوب خروجی در پایه ی ۱۵ برابر  $70\text{ ms}$  خواهد بود. با تغییر جزئی مدار و اتصال دایمی پایه ی ریست به زمین می توان یک مولتی وایبراتور نوسانی را ایجاد نمود.

### حافظه ی با دستیابی تصادفی (Random-Access Memory)


یک واحد حافظه مجموعه ای از سلول های ذخیره به همراه مدارات لازم برای انتقال اطلاعات به داخل و یا خارج از آن است. یک سلول حافظه قطعه یا مدار الکتریکی است که برای نگه داری یک بیت (0 یا 1) استفاده می شود و چون دسترسی به این سلول ها از هر مکان به صورت تصادفی صورت گرفته و موقعیت فیزیکی آن تاثیری بر مدت زمان لازم برای خواندن یا نوشتن در آن سلول ندارد، لذا نام حافظه با دستیابی تصادفی به آن اطلاق می شود.

در یک حافظه با دسترسی تصادفی (RAM) در مقابل یک حافظه با دسترسی ترتیبی (SAM)

(sequential-Access Memory) قرار دارد که در آن زمان دسترسی ثابت نبوده و بسته به آدرس یک موقعیت متفاوت است. در این حافظه برای رسیدن به یک موقعیت ذخیره شده خاص لازم است که تمامی موقعیت های قبل از آن پیموده شوند.

یک کلمه حافظه (Memory Word) گروهی از بیت ها یا (سلول ها) است که یک دستورالعمل و یا داده ای از یک نوع را مشخص می نماید. ظرفیت (capacity) یک واحد حافظه معمولاً به صورت  $m \times n$  بیان می شود که  $m$  تعداد کلمات بوده و  $n$  تعداد بیت ها در هر کلمه است. برای مثال یک حافظه ی  $4\text{ k} \times 20$  دارای  $4\text{ k}$  کلمه  $= 4 \times 1024 = 4096$  کلمه بوده که هر کلمه ی آن شامل 20 بیت است .

تبادل اطلاعات میان حافظه و محیطش از طریق یک سری خطوط صورت می گیرد که به طور معمول خطوط ورود و خروج داده، خطوط انتخاب آدرس و خطوط کنترلی هستند. توجه شود که یک حافظه با دسترسی تصادفی به طور کلی به دو نوع حافظه ی قابل نوشتن و خواندن (R/W Memory) و حافظه ی فقط خواندنی (Read only Memory) تقسیم می شود.



خطوط ورودی داده ، اطلاعاتی را که قرار است در حافظه هنگام عمل نوشتن ذخیره شود فراهم آورده و خطوط خروجی داده، اطلاعات خارج شده از حافظه را تهیه می نمایند. برای کاهش تعداد پایه های بسته حافظه، اغلب حافظه های RAM دارای خطوط داده ی ورودی و خروجی مشترک هستند. این پایانه ی مشترک دو جهت بوده و در عمل خواندن به صورت خروجی و در عمل نوشتن در نقش ورودی هستند.

خطوط آدرس کلمه خاصی را از میان ... کلمات حافظه انتخاب می نمایند که این عمل توسط دیکدر داخل حافظه صورت می گیرد. باید توجه داشت تعداد خطوط آدرس لازم برای یک حافظه به تعداد کل کلماتی که قابل ذخیره سازی در آن است وابسته بوده و مستقل از تعداد بیت های هر کلمه است .

دو خط کنترل شامل خط  $R/\bar{W}$  و خط M.E می‌شود. فرمان کنترلی خواندن سبب می‌شود تا داده‌ی دودویی از داخل حافظه به سوی خط خروجی داده منتقل شود به همین عمل store هم گفته می‌شود. لذا در صورتی که  $R/\bar{W} = 1$  شود عمل خواندن و در صورتی که  $R/\bar{W} = 0$  شود عمل نوشتن صورت می‌گیرد. همان‌طور که ملاحظه شد در حافظه‌ی فقط خواندنی سیگنال کنترلی  $R/\bar{W}$  و خطوط ورودی داده وجود ندارند زیرا یک ROM ذاتا حافظه‌ای است که در آن مجموعه‌ی ثابتی از اطلاعات دودویی از قبل ذخیره شده و هر ترکیب بیتی از ورودی آدرس باعث خارج شدن یک کلمه خواهد شد.

خط کنترل دیگری به نام تواناساز حافظه M.E (Memory Enable) وجود دارد که برای جواب دادن یا ندادن حافظه به فرمان خواندن/نوشتن مورد استفاده قرار می‌گیرد که اغلب در پیاده‌سازی توسط چندین واحد حافظه به کار می‌رود. به تواناساز حافظه گاهی اوقات انتخاب کننده تراشه CS (Chip Selct) هم گفته می‌شود.

### Read Only Memory Types


عمل یک ROM را می‌توان به دو طریق مختلف تعبیر نمود. به اول می‌توان گفت ROM قطعه‌ای است که هر مدار ترکیبی را پیاده سازی می‌کند. از این نقطه نظر هر پایه‌ی خروجی به طور جداگانه به عنوان خروجی یک تابع بول که به فرم مجموع مینترم‌ها بیان شده است در نظر گرفته می‌شود. تعبیر دوم ROM را به عنوان یک واحد حافظه با الگوی ثابتی از رشته‌های بیتی که کلمه نامیده می‌شوند در نظر می‌گیرد. از این دیدگاه ورودی‌های آدرس یک کلمه‌ی ذخیره شده‌ی خاصی را مشخص می‌کنند که محتویات آن بعدا به خروجی‌ها منتقل می‌شوند (معماری کامپیوتر در طراحی واحد کنترل ریز برنامه‌نویسی شده). قطعات ROM دارای اتصالات ویژه‌ای می‌باشند که قابل قطع شدن یا سوزاندن هستند برای برقرار شدن اتصالات لازم باید اتصالات معینی را سوزاند. پس از این عمل و ایجاد یک الگو در ROM حتی با قطع منبع تغذیه این الگو ثابت باقی می‌ماند.

ایجاد مسیرهای لازم در یک ROM ممکن است توسط خود سازنده در آخرین مرحله‌ی ساخت قطعه انجام شود که به آن Mask Programming گفته می‌شود. در این روش بنا به تقاضای مصرف‌کننده جدول درستی ایجاد می‌شود و از روی آن عکس نگاتیوی به نام mask برای ایجاد مسیرهای لازم ایجاد می‌شود. از



آنجایی که این روش پرهزینه است لذا برنامه‌ریزی mask تنها موقعی اقتصادی است که از یک نوع ROM به تعداد زیادی ساخته شود. طراحی این گونه ROM می‌تواند با استفاده از دیود، ترانزیستور Bipolar و یا ترانزیستور MOS صورت بگیرد.

برای مثال در زیر اگر ورودی دیکدر، 00 باشد خط اول انتخاب شده و لذا چون این خط به وسیله‌ی دیود و دو ترانزیستور به خروجی O<sub>1</sub> متصل است لذا این خروجی High خوانده می‌شود.



نوع دوم ROM که قابل برنامه‌ریزی است (Programmable ROM) PROM خوانده می‌شود که از پیوندهای فیوژی (Fusible Link) استفاده می‌نماید. این فیوزها به طور معمول در مسیر دیود، بیس ترانزیستور Bipolar و یا گیت ترانزیستور MOS قرار داده می‌شوند. با اعمال پالس‌های جریان از طریق پایانه‌های خروجی می‌توان این اتصالات را قطع نمود. با این روش مصرف کننده می‌تواند خود به راحتی الگوی ارتباطی دل‌خواهش را به وسیله‌ی دستگاهی به نام برنامه‌ریز PROM بر روی آن به وجود آورد. این روش غیرقابل برگشت بوده و اگر این قطعات براساس الگوی ثابتی برنامه‌ریزی شوند محتویات آنها به طور دائمی ثابت مانده و لذا هرگونه اشتباه در برنامه‌ریزی آن قطعه را به کلی مخدوش خواهد کرد. عملیات برنامه‌ریزی PROM و چک کردن آن به منظور مطمئن شدن از صحت برنامه‌ریزی اغلب وقت‌گیر است.


سومین نوع از ROM ، EPROM (Erasable PROM) هستند. این نوع ROM را می‌توان

برنامه‌ریزی کرده و آن را پاک نمود. سلول‌های ذخیره‌سازی در EPROM ها ترانزیستورهای MOSFET

هستند. در حالت معمول تمامی ترانزیستورها خاموش هستند و هر سلول منطق 1 را در خود دارد. به وسیله‌ی اعمال یک پالس با ولتاژ بالا به گیت سیلیکونی ترانزیستور، الکترون‌های پر انرژی به داخل آن تزریق می‌شوند که باعث روشن شدن ترانزیستور می‌شود. از آنجایی که هیچ مسیر دشارژی وجود ندارد هنگام قطع پالس الکترون‌های تزریقی، محبوس شده و لذا ترانزیستور حتی با قطع منبع به طور دائم روشن می‌ماند. در این حالت ترانزیستور منطق 0 را به خود می‌گیرد.

پاک نمودن PROM به دو صورت انجام می‌گیرد. UVEPROM ها را زیر تشعشع نور ماورای بنفش قرار داده و با این عمل تمامی الکترون‌های محبوس شده دشارژ شده و ترانزیستورها به حالت خاموش در می‌آیند. این نوع ROM ها به طور معمول دریچه‌ای دارند که از طریق آن اشعه‌ی UV به ترانزیستورها می‌تابد و به طور معمول فرآیند پاک نمودن 15 الی 30 دقیقه به طول می‌انجامد. متأسفانه هیچ راهی برای پاک نمودن سلول‌های انتخابی وجود ندارد و اشعه‌ی UV همه‌ی سلول‌ها را همزمان پاک می‌کند و در منطق 1 قرار می‌دهد.

E<sup>2</sup>PROM ها را می‌توان توسط سیگنال الکتریکی پاک کرد. در E<sup>2</sup>PROM دیگر نیازی نیست که برای پاک کردن محتویات آن همانند UVEPROM آن را از جای مربوطه خارج نماییم؛ حتی می‌توان تنها کلمات مجزایی از حافظه را پاک نمود و این عمل تنها در مدت زمان 10 ms انجام می‌گیرد در حالی که در یک UVEPROM هر کلمه‌ی حافظه در 50 ms پاک می‌شود.




## گسترش حافظه (Expanding Memory)

تراشه‌ی RAM با اندازه‌های مختلف موجودند. اگر واحد حافظه‌ای که برای خاصی لازم است از ظرفیت یک تراشه بیشتر باشد باید از ترکیب چند تراشه به صورت آرایه‌ای جهت تهیه‌ی حافظه‌ی مورد نیاز استفاده نمود. ظرفیت یک حافظه توسط تعداد کلمات و تعداد بیت‌های هر کلمه معین می‌شود لذا افزایش در تعداد کلمات باعث افزایش طول آدرس و افزایش در تعداد بیت‌ها باعث افزایش خطوط ورودی و خروجی داده می‌شود.

### : Expanding word size

برای مثال فرض کنید حافظه‌هایی با اندازه‌ی  $16 \times 4$  داشته و می‌خواهیم با استفاده از آنها حافظه‌ی  $16 \times 8$  ایجاد نماییم.




۸ خط داده‌ی ورودی/خروجی میان دو تراشه به دو قسمت تقسیم شده به طوری که چهار بیت با ارزش‌تر داده وارد RAM<sub>1</sub> و ۴ بیت کم ارزش‌تر داده وارد RAM<sub>2</sub> می‌شود لذا هر تراشه ۴ بیت از ۸ بیت داده را در خود ذخیره می‌نماید. هر یک از دو تراشه ۴ بیت خط آدرس دریافت نموده و خطوط کنترل CS و R/ در آنها یکی است لذا برای عمل خواندن آدرس مشابهی به هر دو تراشه اعمال شده و با اعمال فرمان کنترلی خواندن ( $R/ = 1$ ) به آنها محل‌های یکسانی از دو حافظه انتخاب شده و محتوبات هر کدام بر روی قسمتی از گذرگاه داده قرار می‌گیرد. برای عمل نوشتن نیز ۸ بیت داده بر روی گذرگاه داده قرار گرفته و با معین شدن

آدرس قرارگیری در حافظه سیگنال  $R/\overline{W} = 0$  فعال می‌شود و ۴ بیت بالا رتبه داده در  $RAM_1$  و ۴ بیت پایین رتبه داده در  $RAM_2$  قرار می‌گیرند.


### : Expanding Capacity

برای مثال فرض نمایید حافظه‌هایی با اندازه‌ی  $16 \times 4$  داشته و می‌خواهیم با استفاده از آن‌ها حافظه‌ی  $32 \times 4$  ایجاد نماییم .



۴ خط داده خروجی هر حافظه به گذرگاه داده متصل است در حالی که ۴ بیت پایین رتبه از ۵ بیت خط آدرس به حافظه‌ها متصل شده و بیت ۵ام نیز با سیگنال منطقی متفاوت به CS هر حافظه وارد می‌شود. با این عمل در هر آدرس‌دهی از سوی گذرگاه آدرس یکی از حافظه‌ها غیر فعال بوده و تمام چهار خروجی آن صفر است و حافظه‌ی دیگر فعال است و یکی از ۱۶ محل حافظه را به خروجی می‌فرستد. (توجه شود می‌توان بیت بالا رتبه‌ی گذرگاه آدرس را به ورودی یک دیگر متصل نمود و دو خروجی آن را به ورودی‌های CS تراشه‌ها وصل کرد؛ لذا محدوده‌ی آدرس برای تراشه‌ی حافظه‌ی ۲ از 01111 – 00000 و برای تراشه‌ی حافظه‌ی ۲ از 11111 – 10000 خواهد بود.

### R/W Memory Types



حافظه‌های قابل نوشتن و خواندن با دسترسی تصادفی در دو نوع (static) و دینامیک (dynamic)


موجودند. ساختار اصلی سلول‌های یک حافظه‌ی استاتیک از فلیپ فلاپ ساخته شده است که اطلاعات دودویی مادامی که تغذیه برقرار شده به واحد حافظه برقرار باشد باقی می‌ماند. این در حالی است که در نوع دینامیک اطلاعات دودویی در سلول‌ها به صورت بارهای الکتریکی اعمال شده به خازن‌ها نگهداری می‌شوند و این بار ذخیره شده حتی با باقی ماندن اتصال تغذیه به حافظه به مرور زمان تخلیه شده و لذا باید آن را متوالیا بازسازی (refresh) نمود. این عمل هر چند میلی ثانیه یک بار برای احیای بار الکتریکی تخلیه شده بر روی خازن‌ها تکرار می‌گردد.

باید توجه داشت هر دوی این حافظه‌ها از نوع حافظه‌های فرار (volatile) هستند، یعنی با قطع تغذیه مدار اطلاعات در آنها پاک می‌شود. این در حالی است که تمامی حافظه‌های مغناطیسی و حافظه‌های فقط خواندنی (ROM) غیر فرار (non volatile) بوده و اطلاعات ذخیره شده در خود را حفظ می‌کنند.

حافظه‌های دینامیک تنها در تکنولوژی MOS قابل پیاده‌سازی هستند در حالی که حافظه‌های استاتیک را می‌توان در هر دو فناوری MOS و Bipolar طراحی نمود. حافظه‌های Bipolar زمان دسترسی بین 7 ns تا 100 ns داشته و هر سلول نیاز به منطقه‌ی بزرگتر و توان مصرفی بیشتری نسبت به حافظه‌های MOS دارد. لذا حافظه‌ی MOS علاوه بر توان مصرفی کمتر قابلیت مجتمع سازی بالایی داشته ولی زمان دسترسی در آنها بیشتر بوده و به طور معمول بین 50 ns تا 400 ns است.

یک حافظه در مجتمع سازی LSI به طور معمول در  $n$  کلمه ی ۱ بیتی و یا  $n$  کلمه ی ۴ بیتی سازماندهی می شود. این عمل به منظور کاهش تعداد پین ها بر روی تراشه حافظه صورت می گیرد به طوری که تعداد پین ها ۱۶ تا ۲۲ خواهد بود. در زیر سازماندهی یک حافظه ی استاتیک را که از ۴ کلمه ی ۳ بیتی تشکیل شده است مشاهده می نمایید.

### Static Memory




بلوک های مربعی cell نمایانگر سلول های حافظه هستند که در واقع مدار یک فلیپ فلاپ می باشند و بلوک های مربعی I/O نمایانگر مدار جانبی هستند که قابلیت هایی همچون آدرس دهی و یا خواندن / نوشتن را به سلول های مربوطه اضافه می نمایند.

حافظه ی بالا از ۴ کلمه ی ۳ بیتی تشکیل شده است که کلمه ی  $m$  ام از - cell(m,1)-cell(m,2)- cell(m,3) تشکیل شده است. دیگر تمامی سلول های متعلق به یک کلمه را انتخاب نموده تا عملیات خواندن / نوشتن بر روی آنها صورت بگیرد. در عمل خواندن محتویات کلمه ی انتخابی به خروجی منتقل می شود و در



عمل نوشتن داده‌ی موجود بر روی ورودی در کلمه‌ی انتخابی قرار می‌گیرد. در زیر ساختار سلول‌های Bipolar و Mos تشریح می‌گردد.




بعد از صورت گرفتن عمل نوشتن WL مربوط به سلول از سوی دیکدر غیر فعال شده و در ولتاژ  $0.2v$  قرار می‌گیرد. با انجام این کار وضعیت ترانزیستور ها به همین حال باقی خواهد ماند و سلول به حالت stand by رفته و جریانی از طریق  $R_c$  و امیتر پایین  $T_1$  وارد WL می‌شود.

برای عمل خواندن دوباره دیکدر ولتاژ WL مربوط به سلول را بالا برده و به حدود  $3v$  می‌رساند. سپس  $R/W = 0$  شده و لذا از داده‌ی ورودی چشم پوشی شده و خروجی دو گیت NAND در یک منطقی قرار خواهد گرفت. با این عمل  $T_3$  و  $T_4$  روشن شده و ولتاژ کلکتور آنها در  $0.2v$  قرار گرفته و لذا هیچ کدام از

دیوهای  $D_1$  و  $D_2$  هدایت نخواهند نمود. چون  $T_1$  روشن و  $T_2$  خاموش بوده و  $WL = 1$  است لذا جریانی از طریق  $R_c$  و امیتر بالای  $T_1$  وارد خط  $BL$  شده و قسمتی از این جریان وارد  $B(T_5)$  شده و آن را روشن می نماید. با این عمل  $Data\ out$  در منطق صفر قرار خواهد گرفت (چون  $Data\ out = 1$  گردیده لذا می توان این نتیجه را گرفت که سلول بیت 1 را در خود ذخیره نموده است).

بعد از عمل خواندن، سلول دوباره به حالت **standby** می رود. باید به این نکته توجه داشت در صورتی که سلول انتخاب نشده باشد جریانی هم از امیتر بالایی ترانزیستورهای  $T_1$  یا  $T_2$  عبور نخواهد کرد و لذا فلیپ فلاپ به عملیات نوشتن احتمالی جواب نخواهد داد ولی حتی اگر سلول انتخاب نشده باشد  $Data\ out$  به هنگام فعال شدن فرمان نوشتن تغییر می نماید. لذا هنگام فرآیند نوشتن از داده‌ی موجود در  $Data\ out$  چشم پوشی می نمایم تا هنگامی که فرمان خواندن صورت گیرد.

به سمت سلول بالایی



به سمت سلول بالایی



مدار بالا ساختار یک سلول استاتیک MOS را نشان می‌دهد. ترانزیستورهای  $T_2$  و  $T_4$  به عنوان مقاومت

بار عمل کرده و ترانزیستورهای  $T_1$  و  $T_3$  دو معکوس کننده متصل به هم هستند.

برای عمل نوشتن WL و Write در منطق 1 قرار گرفته و لذا  $T_1$ ،  $T_7$  و  $T_5$  روشن خواهند بود. اگر داده‌ی

ورودی 1 باشد ولتاژ گیت  $T_3$  بالا رفته و روشن می‌شود و اگر داده‌ی ورودی 0 باشد  $T_3$  خاموش می‌شود. برای


عملیات خواندن WL و Read در منطق 1 قرار گرفته و لذا  $T_{10}$ ،  $T_8$  و  $T_6$  روشن خواهند بود، لذا مکمل

داده‌ی نوشته شده بر روی سلول در خروجی Data out خوانده می‌شود.


توجه شود ترانزیستورهای ورودی  $T_9$  و خروجی  $T_{10}$  می‌توانند برای تمام سلول‌های حافظه مشترک باشند.

قسمت فلیپ فلاپ سلول صفحه‌ی قبل با استفاده از NMOS طراحی گردیده است. می‌توان آن را به کمک

CMOS نیز مطابق مدار زیر طراحی نمود.



## Dynamic Memory



مشکل عمده ای که حافظه های استاتیک دارند آن است که به ترانزیستورهای متعددی برای هر سلول نیاز دارند و لذا مقدار داده‌ی قابل ذخیره سازی در هر واحد سطح کاهش می‌یابد. این مشکل می‌تواند تا حدودی توسط حافظه‌های دینامیک که نمونه‌ی آن را در بالا مشاهده می‌نمایید حل شود. با استفاده از این روش علاوه بر فشرده ساختن بیت‌ها توان مصرفی حافظه نیز به طور چشم‌گیری کاهش خواهد یافت.

برای ذخیره‌ی ۱ در خازن دیکدر، ولتاژ  $WL$  را بالا برده تا بدین وسیله ترانزیستور روشن شود. هم‌زمان با این عمل  $BL$  در سطح منطقی ۱ قرار گرفته و لذا خازن  $C$  به اندازه  $V_{DD}$  شارژ می‌شود. این خازن بر روی مدار مجتمع ساخته می‌شود و اندازه‌ی آن بسیار کوچک (در اندازه  $0.05 PF$ ) است.

برای دسترسی به سلول،  $WL$  بالا رفته و ترانزیستور روشن می‌شود وقتی از بار خازن  $C$  در  $BL$  تخلیه می‌شود. اگر ظرفیت خازنی پراکنده خط بیت را  $C_L$  در نظر بگیریم که به طور معمول خیلی بزرگتر از  $C$  است. هنگام عمل خواندن اغلب بار  $C$  به  $C_L$  منتقل می‌شود. لذا عمل خواندن در سلول‌های دینامیک مخرب بوده و محتوای سلول را پاک می‌نماید. از طرفی اگر ظرفیت خازن  $C$  را بزرگ انتخاب کنیم عملیات نوشتن به زمان

طولانی برای شارژ نمودن خازن نیاز خواهد داشت که مطلوب نخواهد بود. برای حل این مشکل از یک مدار جانبی که مسئول بازسازی (Refresh) بار خازن است استفاده می‌کنیم به طوری که به محض خواندن از سلول، همان داده را دوباره روی سلول می‌نویسیم.

مشکل دیگری که ممکن است ایجاد شود آن است که اگر مدت زمان میان بازسازی سلول‌ها به طول بیانجامد به دلیل وجود نشتی (Leakage) در خازن‌ها بار ذخیره شده در آنها اندک اندک از بین می‌رود. لذا برای نگه‌داری داده‌ی سلول‌هایی که ۱ منطقی را در خود نگه می‌دارند باید آن‌ها را به طور مداوم به وسیله‌ی خواندن سطری سلول‌ها بازسازی نمود. این فرآیند به طور معمول در هر 2ms یک بار صورت می‌گیرد و در حین آن هیچ عملیات خواندن و یا نوشتن مقدور نمی‌باشد.


برای حافظه‌های کوچک (64k word) مدارات لازم برای بازسازی سلول‌ها در داخل خود حافظه به صورت مجتمع شده طراحی می‌گردد. این درحالی است که برای حافظه‌های بزرگ (>64k word) از chip جداگانه‌ای به نام Dynamic Memory Contioner استفاده می‌شود که حاوی تمامی مدارات لازم برای بازسازی سلول‌ها است.

### مدارهای منطقی دینامیک MOS (MOS Dynamic circuits)

در مدار زیر یک معکوس‌کننده ساده را مشاهده می‌کنید که  $T_3$  به عنوان مقاومت بار عمل نموده و از نوع MOSFET تهی است. خازن  $C$  به صورت خط چین نشان داده شده است که به این معنا است که سرگردان بوده و مشخص‌کننده‌ی ظرفیت خازنی تصادفی موجود در گیت  $T_2$  است. این خازن کوچک بوده و در حدود 0.5PF ظرفیت دارد واز آن جایی که به وسیله‌ی این خازن می‌توان یک بیت را ذخیره نمود می‌توان عملکرد آن را همانند یک فلیپ فلاپ دانست. به طور معمول به گره‌ای که بتواند یک سطح منطقی را به وسیله‌ی ذخیره‌ی بار در خود نگه دارد Soft Node گویند.

ترانزیستور  $T_1$  همانند یک کلید عمل می‌نماید که در صورتی که ولتاژ گیت آن بالا باشد ( $\emptyset = 1$ ) داده‌ی ورودی را منتقل می‌نماید (حتی اگر سورس آن زمین نباشد) و در غیر این صورت  $T_1$  خاموش بوده و ورودی ایزوله خواهد بود. به همین علت به ترانزیستور  $T_1$ ، ترانزیستور انتقال (Pass Transistor) گفته می‌شود. (


گیت های دینامیک MOS به پالس ساعت نیاز دارند که  $\emptyset$  در حقیقت همان خط منتقل کننده ی پالس ساعت خواهد بود .



در صورتی که  $\emptyset = 1$  باشد خازن C به ورودی in متصل می شود و با فرض آن که ورودی در 1 منطقی باشد خازن C تا سطح ولتاژ برابر ورودی in شارژ می شود. ( فرض می نمایم در این فاصله ی زمانی سطح ولتاژ ورودی in ثابت بماند ). در صورتی که  $\emptyset = 0$  شود  $T_1$  خاموش شده و معکوس گر  $T_2-T_3$  داده ی نمونه برداری شده توسط خازن C را خواهد دید و خروجی  $V_{OL}$  می شود ولی باید توجه داشت که بار موجود بر روی خازن به دلیل وجود نشتی به سرعت از بین می رود ( تقریباً بعد از حدود 1ms ). این نشتی تا حدودی از طریق گیت  $T_2$  و همچنین از طریق پیوند بایاس معکوس میان SS-D ترانزیستور  $T_1$  صورت می گیرد.



در صورتی که از ترانزیستورهای Bipolar برای طراحی این مدار استفاده می نمودیم مدت زمانی که خازن C می توانست بار را در خود نگه دارد بسیار کوچک می بود و لذا استفاده از این مدار بسیار ناکارآمد خواهد بود. ( شاید به همین خاطر است که برای طراحی حافظه های دینامیک نمی توان از ترانزیستورهای Bipolar استفاده نمود ).

همچنین در صورتی که  $\emptyset = 1$  و ورودی در 0 منطقی باشد خازن C تخلیه شده و خروجی معکوس کننده به  $V_{OH}$  تغییر وضعیت می دهد. می توان شکل موج ایده آل  $\emptyset$  را به صورت زیر در نظر گرفت.



در صورتی که دو معکوس کننده‌ی مدار قبل را در کنار هم قرار دهیم یک shift-register تشکیل

می‌شود.




دو ترانزیستور انتقال با ولتاژهای گیت متفاوت  $\phi_1$  و  $\phi_2$  در مدار بالا به چشم می‌خورند.  $\phi_1$  و  $\phi_2$  دو

فازی (2-phase) هستند بدین معنا که هیچ هم پوشانی (over lapping) با هم ندارند یعنی  $\phi_1(t)$

$$\phi_2(t) = 0$$

با استفاده از پالس‌های ساعت دو فازی می‌توان کنترل بیشتری را بر نحوه‌ی انتقال داده‌ها داشت.  $\phi_1$  و  $\phi_2$

هم فرکانس بوده که به طور معمول از یک منبع کریستالی ایجاد می‌شوند.




با استفاده از پالس های ساعت دو فازی  $\phi_1$  و  $\phi_2$  ترانزیستورهای  $T_1$  و  $T_4$  نمی توانند به طور هم زمان روشن باشند. لذا وقتی که  $\phi_1 = 1$  و  $\phi_2 = 0$  است،  $T_1$  روشن و  $T_4$  خاموش بوده و داده ی ورودی به  $C_1$  انتقال یافته و متمم آن در خروجی معکوس کننده اول آماده می شود. در همین زمان متمم داده ی ذخیره شده بر روی  $C_2$  نیز به  $C'_1$  در طبقه بعدی منتقل می شود. خاموش بودن  $T_4$  به این دلیل است که داده ی ورودی جدید، تاثیری در منتقل شدن داده از خازن  $C_2$  به  $C'_1$  ایجاد ننماید.

به طور مشابه در  $cp$  بعدی وقتی که  $\phi_1 = 0$  و  $\phi_2 = 1$  شود متمم داده ی ذخیره شده  $C_1$  به  $C_2$  منتقل می شود. به شباهت این مدار با  $master-slave$  FF دقت نمایید به طوری که  $C_1-T_2-T_3$  همانند فلیپ فلاپ  $Master$  و  $C_2-T_5-T_6$  همانند فلیپ فلاپ  $Slave$  عمل می نمایند.

همان طور که مشاهده شد در صورتی که  $\phi_1 = 1$  و  $\phi_2 = 0$  باشد و خازن  $C_1$  توسط ورودی شارژ شود، هر دو ترانزیستور  $T_2$  و  $T_3$  روشن هستند و خروجی معکوس کننده آماده و برابر متمم ورودی خواهد بود. در صورتی که خازن  $C_1$  بدون بار باشد، ترانزیستورهای  $T_2$  و  $T_3$  قطع هستند ولی وقتی  $\phi_1 = 0$  و  $\phi_2 = 1$  شود متمم  $C_1$  به خازن  $C_2$  منتقل شده و آن را شارژ می نماید و لذا هر دو ترانزیستور  $T_5$  و  $T_6$  روشن می شوند. در نتیجه روشن بودن زوج ترانزیستورهای  $T_2-T_3$  وقتی  $\phi_1 = 1$ ،  $\phi_2 = 0$  باشد و یا روشن بودن

زوج ترانزیستورهای  $T_5 - T_6$  وقتی  $\phi_1 = 0$  و  $\phi_2 = 1$  باشد لزومی نداشته و باعث کشیده شدن جریان از  $V_{DD}$  و افزایش توان مصرفی مدار خواهد شد.

با تعویض ترانزیستورهای بار MOSFET نوع تهی با ترانزیستورهای MOSFET نوع افزایشی که به وسیله سیگنال کنترلی  $\phi_L$  کنترل می شوند، می توان توان مصرفی مدار را بهبود بخشید که به آن یک shift register دینامیک با ترانزیستورهای بار بهبود یافته گفته می شود.



$\phi_L$  را می توان به  $\phi_1$  یا  $\phi_2$  متصل نمود که در هر یک از این حالات رفتار متفاوتی را از مدار مشاهده خواهیم نمود با فرض آنکه  $\phi_L$  را به  $\phi_2$  متصل نماییم مدار بالا را تحلیل می نماییم.

گیت ترانزیستورهای  $T_3$  و  $T_4$  مشترکا به  $\phi_2$  متصل است لذا تنها زمانی هدایت خواهد نمود که  $T_4$

هدایت نماید. در صورتی که  $\phi_1 = 1$  و  $\phi_2 = 0$  باشد و خازن  $C_1$  توسط ورودی شارژ شود، دیگر

ترانزیستورهای  $T_2$  و  $T_3$  روشن نخواهند بود، بلکه هنگامی که  $\phi_1 = 0$  و  $\phi_2 = 1$  می شود معکوس کننده روشن شده و متمم  $C_1$  را به  $C_2$  منتقل می نماید.

با اتصال  $\phi_L$  به  $\phi_1$  مدار را دوباره تحلیل می نماییم. در این حالت گیت ترانزیستورهای  $T_1$  و  $T_3$  مشترکا به

$\phi_L$  متصل است و برای کارکرد درست مدار باید خازن  $C_3$  را در خروجی معکوس کننده اول و در نقطه  $A$  قرار


دهیم. در صورتی که  $\phi_1 = 1$  و  $\phi_2 = 0$  باشد داده ی ورودی به  $C_1$  و متمم آن به  $C_3$  منتقل می شود. وقتی

$\emptyset_1 = 0$  و  $\emptyset_2 = 1$  شود داده‌ی موجود بر روی  $C_3$  به  $C_2$  منتقل می‌شود. همان طور که ملاحظه می‌شود اگر  $C_3$  حضور نمی‌داشت با صفر شدن  $\emptyset_1$  هر دو ترانزیستور  $T_2$  و  $T_3$  خاموش شده و خروجی معکوس کننده 1 از ورودی آن ایزوله شده و هیچ مقدار مشخصی را نشان نخواهد داد. لذا با گذاشتن خازن  $C_3$  می‌توان خروجی معکوس کننده را برای استفاده در نیم سیکل بعدی، ذخیره نمود.

### **Dynamic Register With Load Control**

یک تکنیک بسیار مفید برای کنترل انتقال داده‌ها ترکیب سیگنال پالس ساعت و متغیرهای منطقی است. در مدار شکل زیر پالس ساعت  $\emptyset_1$  با سیگنال بارگذاری LD ترکیب شده تا دو سیگنال کنترلی  $\emptyset_1 LD$  و  $\overline{\emptyset_1 LD}$  را ایجاد نماید. در صورتی که  $\emptyset_1 = 0$  باشد هر دو ترانزیستور  $T_1$  و  $T_2$  خاموش هستند. با فعال شدن پالس ساعت ( $\emptyset_1 = 1$ ) و هنگامی که  $LD = 1$  شود  $T_1$  روشن شده و خروجی out معکوس ورودی in خواهد بود.

با صفر شدن LD ترانزیستور ورودی  $T_1$  خاموش شده و  $T_2$  روشن می‌شود و معکوس کننده B معکوس out را برای ورودی معکوس کننده A تامین می‌نماید و لذا خروجی out تغییری نخواهد نمود. همان طور که مشاهده می‌شود این مدار یک ثبات دینامیک است که می‌تواند داده ورودی را در خود نگه دارد.








فرض نماییم، بار موجود بر روی  $C_1$  به  $C_2$  هم منتقل می‌شود و لذا ولتاژ کمتری بر روی  $C_2$  قرار می‌گیرد به طوری که اگر تعداد طبقات زیاد باشد دیگر چیزی به خازن طبقه‌ی آخر نخواهد رسید. یکی از روش‌های مقابل با این مشکل آن است که خازن‌های طبقات پیشین را خیلی بزرگتر از طبقه‌ی پسین انتخاب نماییم ولی دو مشکل ممکن است به وجود آید :

(۱) پایین آمدن سرعت


(۲) اختصاص منطقه‌ی نسبتاً بزرگی بر روی تراشه برای ایجاد خازن



### Synchronous Complex Logic


گیت‌های منطقی ترکیبی و AOI (AND , OR , Inverse) را می‌توان در مدارهای ساعت دار مطابق

شکل زیر قرار داد.



گیت دو ترانزیستور  $T_2$  و  $T_1$  مشترکاً به  $\emptyset_1$  و گیت دو ترانزیستور  $T_4$  و  $T_3$  مشترکاً به  $\emptyset_2$  متصل می‌شوند

که به صورت ساده شده مطابق شکل بالا نمایش داده می‌شود. وقتی  $\emptyset_1 = 1$  و  $\emptyset_2 = 0$  باشد  $T_2$  و  $T_1$  هدایت کرده و باعث می‌گردد تا ورودی‌های  $A$  و  $B$  به  $\text{Gate 1}$  وارد شوند. وقتی  $\emptyset_1 = 0$  و  $\emptyset_2 = 1$  گردد دو ترانزیستور  $T_2$  و  $T_1$  قطع شده و  $T_4$  و  $T_3$  هدایت می‌نمایند و خروجی  $F$  از  $\text{Gate 1}$  و متغیر ورودی  $C$  به داخل  $\text{Gate 2}$  تغذیه می‌شوند. نتیجه‌ی نهایی در خروجی  $G$  در سیکل بعدی که  $\emptyset_1 = 1$  می‌شود آماده خواهد بود.




$$F_1 = \overline{AB + C}$$

$$D \oplus G = F_1$$

دوره ی تناوب  $T$  برای پالس ساعت تعریف می‌شود و انتقال داده به صورت دو فازی به گونه ای ترتیب داده



می‌شود که تاخیر هر گیت کمتر از نصف  $(T/2)$  باشد.

ساختار داخلی دو گیت 1 و 2 به صورت زیر است. توجه شود چون ساختار داخلی دو گیت که اولی عبارت  $F_1$  و دومی عبارت  $G$  را به دست می‌دهد با هم متفاوت است لذا تاخیر انتشار در این دو گیت برابر نخواهد بود. ولی از آن جایی که انتقال داده توسط سیگنال‌های ساعت  $\phi_1$  و  $\phi_2$  انجام می‌شود این تفاوت در تاخیر انتشار دو گیت اهمیتی نخواهد داشت، بلکه مسئله‌ی مهم آن است که تاخیر انتشار هر یک از گیت‌ها همان طور که گفته شد باید از  $T/2$  کمتر باشد تا بدین وسیله خروجی گیت قبل از انجام عمل انتقال آماده باشد.



### Synchronized TG CMOS Logic

در این قسمت به جای استفاده از ترانزیستورهای گذر NMOS یا PMOS از گیت‌های انتقال TG (Transmission Gates) استفاده می‌نماییم. در شکل زیر مدار یک شیفت رجیستر را مشاهده می‌نمایید که از TG استفاده می‌نماید.



هر TG توسط یک پالس ساعت دو فازه  $\emptyset$  و  $\bar{Q}$  کنترل می شود دقت شود در TG1 پالس  $\emptyset$  به


NMOS و پالس  $\bar{Q}$  به PMOS متصل است در حالی که در TG2 برعکس بوده و  $\emptyset$  به PMOS و  $\bar{Q}$  به NMOS متصل است والی آخر .

در صورتی که ورودی in در  $V_{DD}$  قرار داشته باشد و  $\emptyset = 1$  و  $\bar{Q} = 0$  باشد ، TG1 هدایت کرده و  $C_1$  تا

$V_{DD}$  شارژ می شود و لذا ولتاژ ورودی اولین طبقه صفر خواهد شد . وقتی  $\emptyset = 0$  و  $\bar{Q} = 1$  شود TG1 قطع شده و لذا بار به صورت دینامیک بر روی  $C_1$  ذخیره شده است . TG2 هدایت کرده و لذا  $C_2$  دشارژ خواهد شد . به طور مشابه می توان رفتار مدار را در ادامه تحلیل نمود به طوری که داده در هر  $T/2$  یک طبقه به جلو رانده می شود .

این مدار در شرایط ایده آل بدون هیچ مشکلی کار خواهد نمود ولی در شرایط عادی که پالس ساعت واقعی

تری با زمان محدود  $t_R$  و  $t_F$  را به مدار اعمال می کنیم مشکلی پدید خواهد آمد.



با توجه به شکل بالا وقتی سیگنال ها در  $V_{DD}$  یا 0 ولت قرار داشته باشند،  $\bar{O}(t) = O(t)$  خواهد بود

ولی در زمان های  $t_R$  و  $t_F$  سیگنال ها با یکدیگر هم پوشانی داشته و  $\bar{O}(t) \neq O(t)$  است .

همچنین اریبی پالس ساعت ( $\bar{O}$  clock skew) که از شبفت زمانی سیگنال  $\bar{O}$  به اندازه ی  $t_s$  حاصل می

شود می تواند باعث ایجاد هم پوشانی گردد.

به قسمت هم پوشانی شده اغلب محدوده ی رقابت ( $\text{race priod}$ ) گفته می شود زیرا تغییرات در سطح

منطقی ورودی باعث پدید آمدن رقابت میان ورودی جدید و ورودی قبلی بر سر تغییر خروجی شده و عملکرد


مدار را با مشکل مواجه می نماید.

به طور معمول پالس ساعت  $O(t)$  به یک معکوس کننده داده می شود تا پالس ساعت مکمل  $\bar{O}(t)$


را ایجاد نماید ولی به دلیل تاخیر انتشار گیت معکوس کننده ( $t_p$ ) سیگنال مکمل  $\bar{O}(t)$  دارای اریبی به اندازه ی

$t_s = t_p$  نسبت به  $O(t)$  اصلی خواهد بود


( $C_{\bar{O}}$  و  $C_O$  به ترتیب ظرفیت خازنی خط  $\bar{O}$  و خط  $O$  در مدار هستند که در حالت کلی برابر نیستند).



برای حل این مشکل می توان یک عنصر تاخیری را به مدار اضافه نمود تا زمان بندی متعادل گردد که نمونه از آن را در زیر مشاهده می نمایید که نقش عنصر تاخیری را بازی می نماید.  
همان طور که در مدار زیر مشاهده می شود مکمل سیگنال ساعت اصلی  $\phi(t)$  به یک معکوس کننده و یک گیت انتقال داده می شود.




استفاده از پالس ساعت  $\phi$  باعث ایجاد رقابت در مدار می گردد لذا از پالس های ساعت دو فاز  $\phi_1$  و  $\phi_2$  استفاده و مکمل  $\bar{\phi}_1$  و  $\bar{\phi}_2$  آنها را با استفاده از مدار بالا ایجاد می نماییم. لذا از آن هایی که به جفت سیگنال ساعت برای کنترل مدار نیاز داریم به آن منطق دو فازی کاذب (Pseudo 2-phase logic) گفته می شود.  
در شکل زیر یک شیفت رجیستر دو فازی کاذب را مشاهده می نمایید.





## Precharging

عمل پیش شارژ برای افزایش سرعت سوئیچینگ در مدارات دینامیک به کار می‌رود به طوری که توان مصرفی را نیز کاهش می‌دهد زیرا همان طور که بعداً گفته خواهد شد مسیر دائمی میان  $V_{DD}$  و زمین نداریم و تنها در یک نیم سیکل برای مدت کوتاهی  $V_{DD}$  به زمین متصل می‌شود. استفاده از این روش بیشتر در گره‌هایی که ظرفیت خازنی بالایی دارند مفید خواهد بود.



در شکل بالا که نشان دهنده‌ی یک گیت NOR دینامیک است مثالی از عمل پیش شارژ را مشاهده

می‌نمایید.  $T_1$  به عنوان یک ترانزیستور انتقال میان  $V_{DD}$  و گره خروجی عمل می‌نماید به طوری که وقتی  $\emptyset =$

1 شود  $T_1$  روشن شده و خازن خروجی  $C_{out}$  پیش شارژ می‌شود. (به قسمتی از سیکل ساعت که در آن خازن

$C_{out}$  پیش شارژ می‌شود فاز پیش شارژ (precharge phase) گفته می‌شود).

در اثر پیش شارژ ترانزیستور انتقال  $T_2$  خاموش بوده و لذا ورودی‌های  $A$  و  $B$  تاثیری در عملکرد مدار

نخواهند داشت لذا نتیجه منطقی خروجی معتبر نبوده و ورودی‌های  $A$  و  $B$  باید به سطح ولتاژ نهایی خود

تثبیت شوند.



در نیم سیکل بعدی که  $\emptyset = 0$  می شود ترانزیستور  $T_1$  که نقش پیش شارژ نمودن  $C_{out}$  را به عهده داشت از مدار قطع شده، ترانزیستور  $T_2$  هدایت نموده و لذا ورودی‌های  $A$  و  $B$  به مدار متصل خواهند شد و مادامی که ورودی‌ها به گونه‌ای نباشند که مسیر دشارژی به زمین ایجاد کنند خازن  $C_{out}$  در همان مقدار پیش شارژ خود باقی خواهد ماند و در نتیجه چون مسیر تخلیه جریانی نداریم لذا هیچ اتلاف توانی در این حالت نخواهیم داشت.

(به قسمتی از سیکل ساعت که در آن می‌توان خروجی را از مدار خواند فاز ارزیابی ( Evaluation

phase) اطلاق می‌شود. برای مثال اگر هر کدام از ورودی‌های  $A$  و  $B$  در منطق 1 قرار گیرند مسیری تا زمین ایجاد شده و خازن  $C_{out}$  از طریق آن دشارژ می‌شود. همچنین می‌توان CLR را بالا برد تا بدین وسیله  $C_{out}$  را دشارژ نمود. به این عمل دشارژ شرطی (Conditional Discharge) گفته می‌شود.

همان طور که ملاحظه می‌شود چون مقادیر بالای خازن باعث شارژ طولانی مدت آن خواهد شد لذا وقتی


آن را قبل از آنکه ورودی‌ها به مدار اعمال شوند پیش شارژ نماییم زمان انتشار منطقی ( Logic

Propagation Time) تحت تاثیر واقع نخواهد شد در نتیجه منطق 1 خروجی سریع‌تر حاضر خواهد بود در حالی که منطق 0 خروجی به اندکی زمان نیاز دارد.

با استفاده از تکنیک پیش شارژ می‌توان مدارات دینامیک متعددی طراحی نمود. دو نمونه از این مدارها که جلوتر بررسی می‌شوند شیفت رجیستر دینامیک و گیت‌های منطقی دینامیک هستند.

### Dynamic Shift Register


در شکل زیر یک شیفت رجیستر دینامیک را مشاهده می‌کنید که از فازهای پیش شارژ و ارزیابی استفاده می‌نماید. این مدار کاملاً شبیه شیفت رجیستر دینامیک با ترانزیستورهای بار بهبود یافته که قبلاً بررسی شده عمل می‌نماید با این تفاوت که دو ترانزیستور ارزیابی  $T_3$  و  $T_7$  به آن اضافه شده‌اند.



وقتی  $\phi_1 = 1$  و  $\phi_2 = 0$  شود  $T_1$  روشن بوده و داده‌ی ورودی بار خازن  $C_{in,1}$  را معین می‌نماید به گونه‌ای که ولتاژ بالای ورودی  $T_4$  را خاموش کرده و مقدار ولتاژ دو سر خازن  $C_{X1}$  نامشخص خواهد بود. از طرفی  $T_2$  نیز روشن است و  $C_{out,1}$  پیش شارژ می‌شود هنگامی که  $\phi_1 = 0$  و  $\phi_2 = 1$  شود  $T_2$  و  $T_1$  خاموش شده و ترانزیستور ارزیابی  $T_3$  روشن می‌شود. اگر ولتاژ روی  $C_{in,1}$  بالا باشد  $T_4$  را روشن نموده و مسیری تا زمین ایجاد می‌نماید که حاصل آن دشارژ شدن  $C_{X1}$ ،  $C_{out,1}$  و  $C_{in,2}$  خواهد بود. ولی در صورتی که ولتاژ روی  $C_{in,1}$  صفر باشد  $T_4$  خاموش بوده و در نتیجه سه خازن  $C_{in,2}$ ،  $C_{out,1}$  و  $C_{X1}$  به طور موازی به هم متصل شده و تقسیم بار خواهند داشت.

### Single-clock Dynamic logic gates

مدارهای منطقی CMOS بر پایه‌ی تکنیک پیش شارژ و ارزیابی عمل می‌کنند تا به طور سیستماتیک تابع منطقی را ایجاد نمایند. در مدار زیر شکل عمومی یک مدار منطقی ترکیبی را مشاهده می‌نمایید.



ترانزیستور  $T_1$  از نوع PMOS بوده و ترانزیستور پیش شارژ نامیده می‌شود. ترانزیستور  $T_2$  از نوع NMOS بوده و ترانزیستور ارزیابی نامیده می‌شود. ترانزیستور  $T_1$  مسیری به  $V_{DD}$  و ترانزیستور  $T_2$  مسیری به زمین فراهم می‌آوردند و تابع منطقی توسط پی‌کربندی NMOS در بین دو ترانزیستور  $T_1$  و  $T_2$  طراحی می‌گردد.

وقتی  $\phi = 0$  باشد  $T_1$  روشن شده و خازن  $C_{out}$  تا ولتاژ  $V_{DD}$  پیش شارژ می‌شود (توجه شود بسته به

حالت ورودی مدار، ممکن است برخی از خازن‌های داخلی نیز شارژ شوند)

در حین عمل پیش شارژ نتیجه‌ی خروجی  $out$  معتبر نخواهد بود و ورودی‌ها باید به سطح ولتاژ نهایی

خود تثبیت شوند به طوری که تا قبل از نیم سیکل دوم آماده باشند.

در نیم سیکل دوم که  $\phi = 1$  می‌شود  $T_1$  خاموش و  $T_2$  روشن شده و حالت‌های ورودی مدار ارزیابی

می‌شوند و بسته به حالت آنها دشارژ شرطی ممکن است رخ دهد. باید توجه داشت اگر خازن  $C_{out}$  بسته به



حالت ورودی‌ها دشارژ نشود به دلیل وجود جریان نشتی، بار آن به تدریج تحلیل می‌رود و لذا از مدار در فرکانس

های پایین نمی‌توان استفاده نمود (حد پایین فرکانس داریم). بنابراین به طور معمول یک ترانزیستور PMOS

را بین  $V_{DD}$  و گره خروجی به عنوان Pull-up قرار می‌دهند که گیت آن همواره به زمین متصل است. کار این

ترانزیستور تامین جریان کوچک ولی کافی برای ثابت نگه داشتن بار خازن  $C_{out}$  است. به جای مدار منطقی


ترکیبی در شکل می توان هر چیزی قرار داد برای مثال برای ایجاد یک NAND دو ورودی می توان دو NMOS را با هم سری نمود و یا برای ایجاد یک NOR دو ورودی می توان دو NMOS را با هم موازی نمود و یا برای ایجاد یک معکوس کننده تنها کافی است یک ترانزیستور NMOS را مطابق شکل زیر به جای مدار منطقی ترکیبی قرار دهیم.




در صورتی که  $\emptyset = 0$  باشد  $T_1$  روشن و  $T_2$  خاموش شده و  $C_{out}$  پیش شارژ می‌شود. در این فاصله، ورودی  $A$  باید آمده شود. توجه شود در صورتی که  $A = 1$  باشد  $T_A$  روشن شده و خازن  $C_A$  نیز پیش شارژ می‌شود و لذا در این حالت زمان پیش شارژ افزایش خواهد یافت.

وقتی  $\emptyset = 1$  شود  $T_1$  خاموش و  $T_2$  روشن شده و ورودی ارزیابی می‌شود. در صورتی که  $A = 1$  باشد هر دو خازن  $C_{out}$  و  $C_A$  دشارژ شده و خروجی  $V_{out} = 0$  می‌شود ولی در صورتی که  $A = 0$  باشد  $T_A$  خاموش بوده و لذا  $V_{out}$  در همان سطح ولتاژ  $V_{DD}$  خواهد ماند.

در نتیجه همان طور که مشاهده می‌شود در طول هر پالس ساعت  $T$ ،  $T/2$  آن اختصاص به پیش شارژ و  $T/2$  دیگر آن اختصاص به ارزیابی خواهد داشت. در شکل زیر گیت‌های دینامیک NAND و NOR دو ورودی را مشاهده می‌نمایید.




2 input dynamic nand gate



2 input dynamic NOR gate


باترکیب ساختارهای گفته شده می توان توابع منطقی پیچیده ای را ایجاد نمود. برای مثال یک تابع منطق

AOI به صورت  $\overline{(A+B+C)X1+DX2}$  در مدار زیر پیاده سازی شده است.



**Dynamic Gates Cascade Problem**

یکی از مشکلات بزرگ مدارات دینامیکی NMOS ای که تاکنون بررسی نمودیم آن است که نمی‌توان خروجی آن را به ورودی گیت دینامیک دیگری متصل نماییم. فرض نمایید دو گیت معکوس کننده دینامیک ساده را که هر کدام یک ورودی دارند به هم متصل نماییم به طوری که هر دو طبقه از یک پالس ساعت  $\phi$  استفاده نمایند. با این عمل هر دو فاز پیش شارژ و ارزیابی در هر دو طبقه با هم انجام خواهند شد.



در نیم سیکل اول که  $\phi = 0$  است هر دو خازن خروجی دو طبقه تا سطح ولتاژ  $V_{DD}$  پیش شارژ می‌شوند. در نیم سیکل دوم که  $\phi = 1$  می‌شود هر دو طبقه به فاز ارزیابی می‌روند. ورودی طبقه اول ارزیابی می‌شود و در صورتی که ورودی 1 باشد بعد از سپری شدن یک تاخیر زمانی، خازن خروجی دشارژ شده و ولتاژ خروجی در سطح ولتاژ صفر قرار می‌گیرد.

از طرف دیگر وقتی  $\phi = 1$  می‌شود ورودی طبقه‌ی دوم نیز ارزیابی می‌شود و چون در ورودی، خازن خروجی طبقه‌ی اول را می‌بیند که تا  $V_{DD}$  شارژ شده است لذا خازن خروجی طبقه‌ی دوم نیز بعد از یک تاخیر زمانی دشارژ می‌شود. این در حالی است که وقتی خروجی طبقه‌ی اول بعد از سپری شدن تاخیر به صفر می‌رسد باید از دشارژ شدن خازن خروجی طبقه‌ی دوم جلوگیری نماید ولی چه سود که این خازن در همان ابتدای فاز ارزیابی تخلیه شده است و سطح منطقی اشتباهی در خروجی به وجود خواهد آمد. شاید تصور شود اگر سیگنال ساعت طبقه‌ی اول و سیگنال ساعت طبقه‌ی دوم را به صورت دو فازی در نظر می‌گرفتیم مشکل برطرف می‌شد ولی این گونه نخواهد بود. در این حالت اگر طبقه‌ی اول در فاز پیش شارژ باشد خازن خروجی آن تا  $V_{DD}$  شارژ




می شود. در حالی که طبقه دوم در فاز ارزیابی به سر می برد و همواره ورودی خود را در 1 منطقی خواهد دید. برای رفع این مشکل 3 روش وجود دارد که در زیر بررسی می گردند.

### Delayed clock (1)

یکی از روش های برطرف کردن محدودیت اتصال متوالی گیت ها به هم آن است که سیگنال پالس ساعت طبقه ی دوم را به تاخیر بیاندازیم تا خروجی طبقه ی اول به مقدار نهایی خود برسد. برای ایجاد چنین پالس ساعت تاخیر یافته ای می توان از تعدادی ترانزیستور و یک معکوس کننده استفاده نمود که در مدار شکل زیر مشاهده می شود.

استفاده از این روش در طراحی های حافظه استفاده شده ولی فضای بزرگی را اشغال می نماید.




### Domino CMOS Gate (2)

مشکل پشت سر هم قرار دادن گیت های دینامیک را می توان با استفاده از تکنیک دیگری به نام Domino

Logic حل نمود. به ترکیب یک گیت دینامیک به همراه یک معکوس کننده Domino CMOS Gate

گفته می شود که در شکل زیر آنرا مشاهده می نمایید.





در یک گیت Domino خروجی گیت دینامیک به یک معکوس کننده داده شده تا خروجی همواره بعد از عمل پیش شارژ  $C_{out,1}$  در سطح منطقی صفر قرار داشته باشد. با این عمل می توان خروجی را به طبقه‌ی NMOS دیگری بدون هیچ مشکلی متصل نمود.

به دلیل آنکه معکوس کننده ظرفیت خازنی پایینی نسبت به خود گیت دینامیک دارد لذا مدار Domino سریعتر عمل خواهد کرد. از طرف دیگر معکوس کننده توان خروجی خود را از منبع ولتاژ گرفته و لذا  $C_{out,1}$  مشکلات ناشی از تقسیم بار نخواهد داشت.


باید توجه داشت مدار Domino به طور معمول برای اتصال منطقی برپایه‌ی AND طراحی شده است. این بدین خاطر است که سطح ولتاژ اولیه در آغاز فاز ارزیابی در تمامی طبقه‌ها صفر است و هنگامی که شرط ورودی در طبقه‌ای برقرار شود خروجی آن طبقه به یک تغییر یافته و این منطق در داخل زنجیره منتشر می‌شود. این انتشار منطقی تنها زمانی متوقف خواهد شد که یکی از طبقات نتیجه‌ی صفر در خروجی دهد. باید به این نکته توجه داشت که این انتشار در تمامی طول طبقات و در مدت فاز ارزیابی صورت می‌گیرد لذا حتما باید مطمئن شد که در بدترین حالت زمان انتشار در طبقات از  $T/2$  پالس ساعت فراتر نرود.

نکته‌ی دیگری که باید به آن توجه داشت آن است که مدار Domino غیر معکوس کننده (non-inverting) و نمی‌توان توابع منطقی چون XOR یا XNOR را با آن ایجاد نمود.

### NORA(No Race) (3)

برای رفع مشکل اتصال متوالی گیت ها می توان طبقات را به صورت یکی در میان به صورت NMOS و PMOS انتخاب نماییم. گیت منطقی دینامیک PMOS مشابه NMOS است با این تفاوت که خروجی را از بالای ترانزیستور  $T_2$  می گیریم و لذا زمان پیش شارژ و ارزیابی آن دقیقاً معکوس NMOS خواهد بود.

اگر پالس ساعت  $\emptyset$  به گیت منطقی PMOS متصل باشد هنگامی که  $\emptyset = 1$  است  $T_2$  روشن و  $T_1$  خاموش بوده و خازن  $C_{out}$  تا صفر پیش شارژ می شود و در صورتی که  $\emptyset = 0$  باشد  $T_2$  خاموش و  $T_1$  روشن شده و ورودی ها ارزیابی می شوند و با توجه به آنها ممکن است شارژ شرطی رخ دهد.




وقتی  $\emptyset = 0$  باشد  $T_1$  روشن شده و  $C_{out}$  به  $V_{DD}$  پیش شارژ می شود در حالی که  $\bar{Q} = 1$  بوده و  $T_2$  روشن شده و  $C'_{out}$  به صفر پیش شارژ می شود. در حین فاز پیش شارژ تنها ورودی مدار یعنی  $A$  در مقدار نهایی خود ثابت می ماند.

وقتی  $\emptyset = 1$  و  $\bar{Q} = 0$  شود هر دو طبقه به فاز ارزیابی می روند و طبقه اول ورودی خود را ارزیابی کرده و اگر  $A = 1$  باشد  $C_{out}$  پس از سپری شدن یک تاخیر زمانی دشارژ می شود. به طور مشابه ورودی طبقه دوم نیز ارزیابی شده و چون در ابتدا ورودی خود را بالا می بیند  $T'_A$  کماکان قطع بوده و سطح ولتاژ خروجی

همان صفر خواهد بود ولی وقتی خروجی طبقه‌ی اول پس از سپری شدن تاخیر به صفر می‌رسد  $T'A$  روشن شده و  $C'_{out}$  به درستی تا  $V_{DD}$  شارژ می‌شود.

بیشترین استفاده‌ی  $NORA$  در طراحی خط لوله است به طوری که در خروجی آن از یک لچ  $C^2MOS$  (clocked MOS) استفاده می‌نمایند تا از رقابت میان سیگنال‌ها جلوگیری به عمل آید و نتیجه‌ی خروجی هر مرحله‌ی (stage) خط لوله را ذخیره نماید که مدار آن را در شکل زیر مشاهده می‌نمایید.




فرض نمایید  $V_{in} = 0$  است لذا  $T_2$  خاموش و  $T_1$  روشن خواهد بود. وقتی  $\phi = 1$  باشد  $T_\alpha$  و  $T_\beta$  هر دو روشن بوده و تمامی خازن‌های مدار تا  $V_{DD}$  پیش شارژ می‌شوند.


در نیم سیکل بعدی وقتی  $\phi = 0$  شود  $T_\alpha$  و  $T_\beta$  خاموش شده و گره خروجی از مدار ایزوله شده و لذا خروجی مدار سطح منطقی 1 ابتدایی خود را نگه خواهد داشت.

در صورتی که  $V_{in} = 1$  باشد  $T_2$  روشن و  $T_1$  خاموش بوده و هنگامی که  $\phi = 1$  شود  $T_\alpha$  و  $T_\beta$  هر دو روشن شده و لذا تمامی خازن‌ها به صفر پیش شارژ می‌شوند. در نیم سیکل بعدی وقتی  $\phi = 0$  شود  $T_\alpha$  و  $T_\beta$  خاموش شده و گره خروجی از مدار ایزوله شده و لذا خروجی مدار سطح منطقی صفر ابتدایی خود را نگه خواهد

داشت. به زمانی که  $\emptyset = 0$  می‌شود گویند خروجی قفل شده (Latched) و مدار حالت خود را حفظ می‌نماید. (Hold state)



در مدار شکل زیر مدار داخلی یک  $\emptyset$  section NORA را مشاهده می‌نمایید که از پشت سر هم قرار گرفتن یک NMOS و PMOS تشکیل شده است که در خروجی آن یک  $C^2MOS$  مشاهده می‌شود. باید توجه داشت می‌توان طبقات NMOS/PMOS متوالی بی‌شماری برای پیاده‌سازی توابع منطقی پیچیده داشت و تنها محدود به دو طبقه نمی‌گردد.




به دو معکوس کننده در خروجی هر گیت دینامیک دقت نمایید. این دو معکوس کننده برای راه اندازی طبقات منطقی با قطبیت مشابه قرار داده شده‌اند. همچنین NORA Logic با Domino CMOS Logic سازگار است، به طوری که می‌توان خروجی یک Domino را به یکی از ورودی‌های NMOS Logic در NORA متصل نمود.

وقتی  $\phi = 0$  شود تمامی خازن های مدار دینامیک پیش شارژ شده و لچ خروجی وضعیت خود را حفظ می نماید به طوری که گره خروجی از ورودی مدار ایزوله بوده و انتقال داده از  $\phi$  section می تواند صورت بگیرد . لذا به  $\phi = 0$  فاز precharge / transfer گفته می شود. این در حالی است که در  $\phi = 1$  ورودی ها ارزیابی می شوند و ممکن است در گیت دینامیک NMOS دشارژ شرطی و در گیت دینامیک PMOS شارژ شرطی رخ دهد و در نهایت نتیجه ی نهایی زنجیره ی طبقات، در لچ خروجی قرار می گیرد. باید توجه داشت به  $\phi = 1$  فاز Evaluation گفته می شود که در آن هیچ انتقال داده ای از  $\phi$  section صورت نمی گیرد.

### Zipper CMOS

در این روش طبقات NMOS و PMOS را به طور متوالی در کنار هم قرار می دهیم ولی با استفاده از پالس های ساعت اضافی  $\psi_1$  و  $\psi_2$  مشکلاتی مانند تقسیم بار و یا حساس بودن به نویز که در NORA وجود دارد حل می شوند از مدار زیر می توان پالس های ساعت مورد نیاز خود را تولید نماییم.






$\phi$  و  $\psi_1$  هم فاز هستند با این تفاوت که حداکثر دامنه ی  $\phi$  برابر  $V_{DD}$  است در حالی که حداکثر دامنه ی

$\psi_1$  برابر  $V_{DD} = V_T$  است. همچنین  $\bar{Q}$  و  $\psi_2$  نیز هم فاز هستند با این تفاوت که مینیمم دامنه ی  $\phi$  صفر

است در حالی که مینیمم دامنه ی  $\psi_2$  برابر  $V_T$  است.

همان طور که ملاحظه می شود  $\bar{\phi}$  و  $\phi$  از دو معکوس کننده ی 1 و 2 گرفته شده اند که حداکثر نوسان دامنه را از 0 تا  $V_{DD}$  دارند ولی  $\psi_1$  و  $\psi_2$  از دو معکوس کننده 3 و 4 گرفته شده اند که از  $\phi$  و  $\bar{\phi}$  به جای یک خط زمین یا منبع ولتاژ استفاده می کنند.





همان طور که در شکل بالا ملاحظه می‌نمایید ساختار Zipper از کنار هم قرار دادن NMOS و PMOS تشکیل یافته به گونه‌ای که گیت‌های دینامیک NMOS توسط دو سیگنال  $\psi_1$  و  $\phi$  و گیت‌های دینامیک PMOS توسط دو سیگنال  $\bar{Q}$  و  $\psi_2$  کنترل می‌شوند.

به طور دقیق‌تر در گیت‌های دینامیک NMOS سیگنال  $\phi$  ترانزیستورهای ارزیابی  $T_2$  و  $T_4$  و سیگنال  $\bar{Q}$  ترانزیستورهای پیش شارژ  $T_1$  و  $T_3$  را کنترل می‌نمایند و در گیت‌های دینامیک PMOS سیگنال  $\bar{Q}$  ترانزیستورهای ارزیابی  $T'_1$  و  $T'_3$  و سیگنال  $\psi_2$  ترانزیستورهای پیش شارژ را کنترل می‌نمایند. پیش شارژ مدار وقتی رخ می‌دهد که :

$$\phi = 0, \bar{Q} = V_{DD}, \psi_1 = 0, \psi_2 = V_{DD}$$

باشند. چون  $\psi_1 = 0$  است لذا  $T_1$  و  $T_3$  کاملا روشن شده و خازن‌های خروجی طبقه‌ی NMOS به  $V_{DD}$  پیش شارژ می‌شوند. از طرفی چون  $\psi_2 = V_{DD}$  است لذا  $T'_2$  و  $T'_4$  نیز کاملا روشن شده و خازن‌های خروجی طبقه‌ی PMOS به صفر پیش شارژ می‌شوند. حالت ارزیابی مدار وقتی رخ می‌دهد که :

$$\phi = V_{DD}, \bar{Q} = 0, \psi_1 = V_{DD} - V_T, \psi_2 = V_T$$

باشند. همان طور که ملاحظه می‌شود با توجه به مقادیر  $\psi_1$  و  $\psi_2$  ترانزیستورهای پیش شارژ حتی در فاز ارزیابی به طور کامل خاموش نمی‌شوند به طوری که در طبقه‌ی NMOS ترانزیستورهای  $T_1$  و  $T_3$  جریان اندکی را به خازن خروجی تزریق می‌نمایند تا از تحلیل بار آن جلوگیری نمایند و در طبقه‌ی PMOS ترانزیستورهای  $T'_2$  و  $T'_4$  بار اضافی را از خازن خروجی به زمین انتقال می‌دهند. لذا با این عمل مشخص خواهد بود که حد پایین فرکانس مدار از بین می‌رود.

باید توجه داشت چون  $\emptyset = V_{DD}$  است ترانزیستورهای ارزیابی  $T_2$  و  $T_4$  در طبقه‌ی NMOS روشن بوده و با برقرار بودن حالتی از ورودی، دشارژ شرطی رخ خواهد داد. از طرفی چون  $\bar{Q} = 0$  است ترانزیستورهای ارزیابی  $T'_1$  و  $T'_3$  در طبقه‌ی PMOS روشن بوده و با برقرار بودن حالتی از ورودی، شارژ شرطی رخ خواهد داد.